FBGA256
IO BANK 1
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| B1 | 1 | IO,DIFFIO_L5p | - |
| C1 | 1 | IO,D1,MOSI,DIFFIO_L4n | SPI |
| C2 | 1 | IO,DIFFIO_L4p | - |
| C3 | 1 | IO,DIFFIO_L2n | - |
| D1 | 1 | IO,DIFFIO_L6n | - |
| D2 | 1 | IO,SPICSN,BUSY,DIFFIO_L6p | SPI |
| D3 | 1 | IO,DIFFIO_L2p | - |
| D4 | 1 | IO,DIFFIO_L1n | - |
| E1 | 1 | IO,GCLK1n,DIFFIO_L11n | - |
| E2 | 1 | IO,GCLK1p,DIFFIO_L11p | - |
| E5 | 1 | IO,DIFFIO_L1p | - |
| F1 | 1 | IO,DIFFIO_L9n | - |
| F2 | 1 | IO,DIFFIO_L9p | - |
| F3 | 1 | IO,DIFFIO_L5n | - |
| F4 | 1 | INITN | Config_Dedicated |
| F5 | 1 | IO,DIFFIO_L3p | - |
| G1 | 1 | IO,DIFFIO_L7n | - |
| G2 | 1 | IO,DPCLK1,DIFFIO_L7p | - |
| G4 | 1 | IO,DIFFIO_L8n | - |
| G5 | 1 | IO,DIFFIO_L3n | - |
| H1 | 1 | CCLK | Config_Dedicated |
| H2 | 1 | IO,D0,DIFFIO_L8p,MISO | SPI |
| H3 | 1 | TCK | JTAG |
| H4 | 1 | TDI | JTAG |
| H5 | 1 | PROGRAMN | Config_Dedicated |
| J3 | 1 | CSN | Config_Dedicated |
| J4 | 1 | TDO | JTAG |
| J5 | 1 | TMS | JTAG |
IO BANK 2
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| J1 | 2 | IO,DIFFIO_L13n | - |
| J2 | 2 | IO,DIFFIO_L13p | - |
| J6 | 2 | IO,DIFFIO_L16p | - |
| K1 | 2 | IO,DIFFIO_L14n | - |
| K2 | 2 | IO,DIFFIO_L14p | - |
| K5 | 2 | IO,DIFFIO_L15p | - |
| K6 | 2 | IO,DIFFIO_L21p | - |
| K7 | 2 | IO,DIFFIO_L16n | - |
| L1 | 2 | IO,DIFFIO_L18n | - |
| L2 | 2 | IO,DPCLK2,DIFFIO_L18p | - |
| L3 | 2 | IO,DIFFIO_L20p | - |
| L4 | 2 | IO,DIFFIO_L15n | - |
| L6 | 2 | IO,DIFFIO_L21n | - |
| M1 | 2 | IO,GCLK2n,DIFFIO_L12n | - |
| M2 | 2 | IO,GCLK2p,DIFFIO_L12p | - |
| N1 | 2 | IO,DIFFIO_L17n | - |
| N2 | 2 | IO,DIFFIO_L17p | - |
| N5 | 2 | IO,PLL0_OUT2p,DIFFIO_L22p | - |
| N6 | 2 | IO,PLL0_OUT2n,DIFFIO_L22n | - |
| P1 | 2 | IO,DIFFIO_L19n | - |
| P2 | 2 | IO,DIFFIO_L19p | - |
| R1 | 2 | IO,DIFFIO_L20n | - |
IO BANK 3
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| K8 | 3 | IO,EDIFFIO_B3n | - |
| L7 | 3 | IO,EDIFFIO_B6p | - |
| L8 | 3 | IO,EDIFFIO_B10p | - |
| M6 | 3 | IO,EDIFFIO_B6n | - |
| M7 | 3 | IO,EDIFFIO_B3p | - |
| M8 | 3 | IO,EDIFFIO_B10n | - |
| N3 | 3 | IO,PLL0_CLKINp,EDIFFIO_B1p | - |
| N8 | 3 | IO,EDIFFIO_B11p | - |
| P3 | 3 | IO,PLL0_CLKINn,EDIFFIO_B1n | - |
| P6 | 3 | IO,EDIFFIO_B4n | - |
| P8 | 3 | IO,EDIFFIO_B11n | - |
| R3 | 3 | IO,EDIFFIO_B2p | - |
| R4 | 3 | IO,PLL0_OUT1p,EDIFFIO_B5p | - |
| R5 | 3 | IO,EDIFFIO_B7p | - |
| R6 | 3 | IO,EDIFFIO_B8p | - |
| R7 | 3 | IO,EDIFFIO_B9p | - |
| R8 | 3 | IO,GCLK3p,EDIFFIO_B12p | - |
| T2 | 3 | IO,DPCLK3,EDIFFIO_B4p | - |
| T3 | 3 | IO,EDIFFIO_B2n | - |
| T4 | 3 | IO,PLL0_OUT1n,EDIFFIO_B5n | - |
| T5 | 3 | IO,EDIFFIO_B7n | - |
| T6 | 3 | IO,EDIFFIO_B8n | - |
| T7 | 3 | IO,EDIFFIO_B9n | - |
| T8 | 3 | IO,GCLK3n,EDIFFIO_B12n | - |
IO BANK 4
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| K9 | 4 | IO,EDIFFIO_B14p | - |
| L9 | 4 | IO,EDIFFIO_B14n | - |
| M9 | 4 | IO,EDIFFIO_B15p | - |
| N9 | 4 | IO,EDIFFIO_B15n | - |
| P9 | 4 | IO,EDIFFIO_B16p | - |
| R9 | 4 | IO,GCLK4p,EDIFFIO_B13p | - |
| T9 | 4 | IO,GCLK4n,EDIFFIO_B13n | - |
| L11 | 4 | IO,EDIFFIO_B24n | - |
| M10 | 4 | IO,EDIFFIO_B19p | - |
| M11 | 4 | IO,EDIFFIO_B22p | - |
| N11 | 4 | IO,EDIFFIO_B19n | - |
| N12 | 4 | IO,EDIFFIO_B22n | - |
| P11 | 4 | IO,EDIFFIO_B16n | - |
| P14 | 4 | IO,EDIFFIO_B24p | - |
| R10 | 4 | IO,EDIFFIO_B17p | - |
| R11 | 4 | IO,EDIFFIO_B18p | - |
| R12 | 4 | IO,EDIFFIO_B20p | - |
| R13 | 4 | IO,EDIFFIO_B23p | - |
| T10 | 4 | IO,EDIFFIO_B17n | - |
| T11 | 4 | IO,EDIFFIO_B18n | - |
| T12 | 4 | IO,EDIFFIO_B20n | - |
| T13 | 4 | IO,EDIFFIO_B23n | - |
| T14 | 4 | IO,EDIFFIO_B21p | - |
| T15 | 4 | IO,DPCLK4,EDIFFIO_B21n | - |
IO BANK 5
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| J11 | 5 | IO,DIFFIO_R7p | - |
| J13 | 5 | IO,DIFFIO_R11n | - |
| K10 | 5 | IO,DIFFIO_R1p | - |
| K11 | 5 | IO,DIFFIO_R7n | - |
| K12 | 5 | IO,DIFFIO_R11p | - |
| K15 | 5 | IO,DPCLK5,DIFFIO_R9p | - |
| K16 | 5 | IO,DIFFIO_R9n | - |
| L10 | 5 | IO,DIFFIO_R1n | - |
| L12 | 5 | IO,DIFFIO_R3p | - |
| L13 | 5 | IO,DIFFIO_R8n | - |
| L14 | 5 | IO,DIFFIO_R8p | - |
| L15 | 5 | IO,DIFFIO_R10p | - |
| L16 | 5 | IO,DIFFIO_R10n | - |
| M12 | 5 | IO,DIFFIO_R3n | - |
| M15 | 5 | IO,GCLK5p,DIFFIO_R12p | - |
| M16 | 5 | IO,GCLK5n,DIFFIO_R12n | - |
| N13 | 5 | IO,DIFFIO_R4n | - |
| N14 | 5 | IO,DIFFIO_R4p | - |
| N15 | 5 | IO,DIFFIO_R6p | - |
| N16 | 5 | IO,DIFFIO_R6n | - |
| P15 | 5 | IO,DIFFIO_R2p | - |
| P16 | 5 | IO,DIFFIO_R5n | - |
| R14 | 5 | IO,DIFFIO_R2n | - |
| R16 | 5 | IO,DIFFIO_R5p | - |
IO BANK 6
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| B16 | 6 | IO,DPCLK6,DIFFIO_R21n | - |
| C14 | 6 | IO,PLL2_OUT2n,DIFFIO_R23n | - |
| C15 | 6 | IO,DIFFIO_R20p | - |
| C16 | 6 | IO,DIFFIO_R20n | - |
| D14 | 6 | IO,PLL2_OUT2p,DIFFIO_R23p | - |
| D15 | 6 | IO,DIFFIO_R18p | - |
| D16 | 6 | IO,DIFFIO_R18n | - |
| E15 | 6 | IO,GCLK6p,DIFFIO_R13p | - |
| E16 | 6 | IO,GCLK6n,DIFFIO_R13n | - |
| F13 | 6 | IO,DIFFIO_R22p | - |
| F14 | 6 | IO,DIFFIO_R21p | - |
| F15 | 6 | IO,USRCLK,DIFFIO_R19p | - |
| F16 | 6 | IO,CSON,DOUT,DIFFIO_R19n | Config_Option |
| G11 | 6 | IO,DIFFIO_R22n | - |
| G12 | 6 | MSEL2 | Config_Dedicated |
| G15 | 6 | IO,DIFFIO_R17p | - |
| G16 | 6 | IO,DIFFIO_R17n | - |
| H12 | 6 | MSEL1 | Config_Dedicated |
| H13 | 6 | MSEL0 | Config_Dedicated |
| H14 | 6 | DONE | Config_Dedicated |
| H15 | 6 | IO,DIFFIO_R16p | - |
| H16 | 6 | IO,DIFFIO_R16n | - |
| J12 | 6 | IO,DIFFIO_R14p | - |
| J14 | 6 | IO,DIFFIO_R14n | - |
| J15 | 6 | IO,DIFFIO_R15p | - |
| J16 | 6 | IO,DIFFIO_R15n | - |
IO BANK 7
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| A9 | 7 | IO,GCLK7n,EDIFFIO_T12n | - |
| B9 | 7 | IO,GCLK7p,EDIFFIO_T12p | - |
| C9 | 7 | IO,EDIFFIO_T11n | - |
| D9 | 7 | IO,EDIFFIO_T11p | - |
| E9 | 7 | IO,EDIFFIO_T8p | - |
| F9 | 7 | IO,EDIFFIO_T7p | - |
| A10 | 7 | IO,EDIFFIO_T10n | - |
| A11 | 7 | IO,EDIFFIO_T9n | - |
| A12 | 7 | IO,EDIFFIO_T5n | - |
| A13 | 7 | IO,EDIFFIO_T4n | - |
| A14 | 7 | IO,PLL2_OUT1n,EDIFFIO_T3n | - |
| A15 | 7 | IO,PLL2_CLKIN0,EDIFFIO_T2p | - |
| B10 | 7 | IO,EDIFFIO_T10p | - |
| B11 | 7 | IO,EDIFFIO_T9p | - |
| B12 | 7 | IO,EDIFFIO_T5p | - |
| B13 | 7 | IO,EDIFFIO_T4p | - |
| B14 | 7 | IO,PLL2_OUT1p,EDIFFIO_T3p | - |
| C11 | 7 | IO,EDIFFIO_T6p | - |
| D11 | 7 | IO,EDIFFIO_T1n | - |
| D12 | 7 | IO,DPCLK7,EDIFFIO_T1p | - |
| E10 | 7 | IO,EDIFFIO_T8n | - |
| E11 | 7 | IO,EDIFFIO_T6n | - |
| F10 | 7 | IO,EDIFFIO_T7n | - |
| F11 | 7 | IO,PLL2_CLKI1n,EDIFFIO_T2n | - |
IO BANK 8
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| A2 | 8 | IO,D13,EDIFFIO_T21n | - |
| A3 | 8 | IO,D9,EDIFFIO_T24n | - |
| A4 | 8 | IO,D11,EDIFFIO_T22n | - |
| A5 | 8 | IO,D7,EDIFFIO_T18n | Config_Option |
| A6 | 8 | IO,EDIFFIO_T15n | - |
| A7 | 8 | IO,D8,EDIFFIO_T24p | - |
| A8 | 8 | IO,GCLK8n,EDIFFIO_T13n | - |
| B3 | 8 | IO,DPCLK8,EDIFFIO_T23p | - |
| B4 | 8 | IO,D10,EDIFFIO_T22p | - |
| B5 | 8 | IO,D12,EDIFFIO_T21p | - |
| B6 | 8 | IO,EDIFFIO_T15p | - |
| B7 | 8 | IO,D4,EDIFFIO_T23n | Config_Option |
| B8 | 8 | IO,GCLK8p,EDIFFIO_T13p | - |
| C6 | 8 | IO,EDIFFIO_T18p | - |
| C8 | 8 | IO,EDIFFIO_T14n | - |
| D5 | 8 | IO,D15,EDIFFIO_T20n | - |
| D6 | 8 | IO,D14,EDIFFIO_T20p | - |
| D8 | 8 | IO,EDIFFIO_T14p | - |
| E6 | 8 | IO,D6,EDIFFIO_T19p | Config_Option |
| E7 | 8 | IO,D5,EDIFFIO_T19n | Config_Option |
| E8 | 8 | IO,D2,EDIFFIO_T16n | Config_Option |
| F6 | 8 | IO,EDIFFIO_T17n | - |
| F7 | 8 | IO,EDIFFIO_T17p | - |
| F8 | 8 | IO,D3,EDIFFIO_T16p | Config_Option |
IO BANK Other
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| A1 | - | VCCIO8 | - |
| B2 | - | GND | - |
| C4 | - | VCCIO8 | - |
| C5 | - | GND | - |
| C7 | - | VCCIO8 | - |
| D7 | - | GND | - |
| E3 | - | VCCIO1 | - |
| E4 | - | GND | - |
| G3 | - | VCCIO1 | - |
| G6 | - | VCCINT | - |
| G7 | - | VCCINT | - |
| G8 | - | VCCINT | - |
| G9 | - | VCCINT | - |
| H6 | - | VCCINT | - |
| H7 | - | GND | - |
| H8 | - | GND | - |
| H9 | - | GND | - |
| J7 | - | GND | - |
| J8 | - | GND | - |
| J9 | - | GND | - |
| K3 | - | VCCIO2 | - |
| K4 | - | GND | - |
| L5 | - | VCCAUX | - |
| M3 | - | VCCIO2 | - |
| M4 | - | GND | - |
| M5 | - | GND_PLLA0 | - |
| N4 | - | VCC_PLLA0 | - |
| N7 | - | GND | - |
| P4 | - | VCCIO3 | - |
| P5 | - | GND | - |
| P7 | - | VCCIO3 | - |
| R2 | - | GND | - |
| T1 | - | VCCIO3 | - |
| A16 | - | VCCIO7 | - |
| B15 | - | GND | - |
| C10 | - | VCCIO7 | - |
| C12 | - | GND | - |
| C13 | - | VCCIO7 | - |
| D10 | - | GND | - |
| D13 | - | VCC_PLLA2 | - |
| E12 | - | GND_PLLA2 | - |
| E13 | - | GND | - |
| E14 | - | VCCIO6 | - |
| F12 | - | VCCAUX | - |
| G10 | - | VCCINT | - |
| G13 | - | GND | - |
| G14 | - | VCCIO6 | - |
| H10 | - | GND | - |
| H11 | - | VCCINT | - |
| J10 | - | GND | - |
| K13 | - | GND | - |
| K14 | - | VCCIO5 | - |
| M13 | - | GND | - |
| M14 | - | VCCIO5 | - |
| N10 | - | GND | - |
| P10 | - | VCCIO4 | - |
| P12 | - | GND | - |
| P13 | - | VCCIO4 | - |
| R15 | - | GND | - |
| T16 | - | VCCIO4 | - |
TQFP144
IO BANK 1
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 1 | 1 | IO,DIFFIO_L1n | - |
| 2 | 1 | IO,DIFFIO_L1p | - |
| 3 | 1 | IO,DIFFIO_L2p | - |
| 4 | 1 | GND | - |
| 5 | 1 | VCCINT | - |
| 6 | 1 | IO,D1,MOSI,DIFFIO_L4n | SPI |
| 7 | 1 | IO,DIFFIO_L5n | - |
| 8 | 1 | IO,SPICSN,BUSY,DIFFIO_L6p | SPI |
| 9 | 1 | INITN | Config_Dedicated |
| 10 | 1 | IO,DPCLK1,DIFFIO_L7p | - |
| 11 | 1 | IO,DIFFIO_L7n | - |
| 12 | 1 | CCLK | Config_Dedicated |
| 13 | 1 | IO,D0,DIFFIO_L8p,MISO | SPI |
| 14 | 1 | PROGRAMN | Config_Dedicated |
| 15 | 1 | TDI | JTAG |
| 16 | 1 | TCK | JTAG |
| 17 | 1 | VCCIO1 | - |
| 18 | 1 | TMS | JTAG |
| 19 | 1 | GND | - |
| 20 | 1 | TDO | JTAG |
| 21 | 1 | CSN | Config_Dedicated |
| 22 | 1 | GND | - |
| 23 | 1 | IO,GCLK1n,DIFFIO_L11n | - |
IO BANK 2
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 24 | 2 | IO,GCLK2p,DIFFIO_L12p | - |
| 25 | 2 | IO,GCLK2n,DIFFIO_L12n | - |
| 26 | 2 | VCCIO2 | - |
| 27 | 2 | GND | - |
| 28 | 2 | IO,DIFFIO_L16n | - |
| 29 | 2 | VCCINT | - |
| 30 | 2 | IO,DPCLK2,DIFFIO_L18p | - |
| 31 | 2 | IO,DIFFIO_L19p | - |
| 32 | 2 | IO,DIFFIO_L20p | - |
| 33 | 2 | IO,DIFFIO_L20n | - |
| 34 | 2 | IO,DIFFIO_L21p | - |
| 35 | 2 | VCCAUX | - |
| 36 | 2 | GND_PLLA0 | - |
IO BANK 3
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 37 | 3 | VCC_PLLA0 | - |
| 38 | 3 | IO,PLL0_CLKIN0,EDIFFIO_B1p | - |
| 39 | 3 | IO,PLL0_CLKIN1,EDIFFIO_B1n | - |
| 40 | 3 | VCCIO3 | - |
| 41 | 3 | GND | - |
| 42 | 3 | IO,DPCLK3,EDIFFIO_B4p | - |
| 43 | 3 | IO,PLL0_OUT1p,EDIFFIO_B5p | - |
| 44 | 3 | IO,PLL0_OUT1n,EDIFFIO_B5n | - |
| 45 | 3 | VCCINT | - |
| 46 | 3 | IO,EDIFFIO_B6n | - |
| 47 | 3 | VCCIO3 | - |
| 48 | 3 | GND | - |
| 49 | 3 | IO,EDIFFIO_B9p | - |
| 50 | 3 | IO,EDIFFIO_B9n | - |
| 51 | 3 | IO,EDIFFIO_B10p | - |
| 52 | 3 | IO,GCLK3p,EDIFFIO_B12p | - |
| 53 | 3 | IO,GCLK3n,EDIFFIO_B12n | - |
IO BANK 4
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 54 | 4 | IO,GCLK4p,EDIFFIO_B13p | - |
| 55 | 4 | IO,GCLK4n,EDIFFIO_B13n | - |
| 56 | 4 | VCCIO4 | - |
| 57 | 4 | GND | - |
| 58 | 4 | IO,EDIFFIO_B16p | - |
| 59 | 4 | IO,EDIFFIO_B17p | - |
| 60 | 4 | IO,EDIFFIO_B17n | - |
| 62 | 4 | VCCIO4 | - |
| 63 | 4 | GND | - |
| 64 | 4 | IO,EDIFFIO_B19p | - |
| 65 | 4 | IO,EDIFFIO_B19n | - |
| 66 | 4 | IO,EDIFFIO_B20p | - |
| 67 | 4 | IO,EDIFFIO_B20n | - |
| 68 | 4 | IO,DPCLK4,EDIFFIO_B21n | - |
| 69 | 4 | IO,EDIFFIO_B22p | - |
| 70 | 4 | IO,EDIFFIO_B23p | - |
| 71 | 4 | IO,EDIFFIO_B23n | - |
| 72 | 4 | IO,EDIFFIO_B24n | - |
| 61 | 4 | VCCINT | - |
IO BANK 5
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 73 | 5 | IO,DIFFIO_R1n | - |
| 74 | 5 | IO,DIFFIO_R1p | - |
| 75 | 5 | IO,DIFFIO_R2n | - |
| 76 | 5 | IO,DIFFIO_R3n | - |
| 77 | 5 | IO,DIFFIO_R3p | - |
| 78 | 5 | VCCINT | - |
| 79 | 5 | GND | - |
| 80 | 5 | IO,DIFFIO_R5p | - |
| 81 | 5 | VCCIO5 | - |
| 82 | 5 | GND | - |
| 83 | 5 | IO,DIFFIO_R8n | - |
| 84 | 5 | IO,DIFFIO_R9n | - |
| 85 | 5 | IO,DPCLK5,DIFFIO_R9p | - |
| 86 | 5 | IO,DIFFIO_R10n | - |
| 87 | 5 | IO,DIFFIO_R10p | - |
| 88 | 5 | IO,GCLK5n,DIFFIO_R12n | - |
| 89 | 5 | IO,GCLK5p,DIFFIO_R12p | - |
IO BANK 6
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 90 | 6 | IO,GCLK6n,DIFFIO_R13n | - |
| 91 | 6 | IO,GCLK6p,DIFFIO_R13p | - |
| 92 | 6 | DONE | Config_Dedicated |
| 93 | 6 | VCCIO6 | - |
| 94 | 6 | MSEL0 | Config_Dedicated |
| 95 | 6 | GND | - |
| 96 | 6 | MSEL1 | Config_Dedicated |
| 97 | 6 | MSEL2 | Config_Dedicated |
| 98 | 6 | IO,DIFFIO_R17n | - |
| 99 | 6 | IO,DIFFIO_R17p | - |
| 100 | 6 | IO,DIFFIO_R18n | - |
| 101 | 6 | IO,CSON,DOUT,DIFFIO_R19n | Config_Option |
| 102 | 6 | VCCINT | - |
| 103 | 6 | IO,USRCLK,DIFFIO_R19p | - |
| 104 | 6 | IO,DPCLK6,DIFFIO_R21n | - |
| 105 | 6 | IO,DIFFIO_R21p | - |
| 106 | 6 | IO,DIFFIO_R22p | - |
| 107 | 6 | VCCAUX | - |
| 108 | 6 | GND_PLLA2 | - |
IO BANK 7
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 109 | 7 | VCC_PLLA2 | - |
| 110 | 7 | IO,DPCLK7,EDIFFIO_T1p | - |
| 111 | 7 | IO,PLL2_CLKI1n,EDIFFIO_T2n | - |
| 112 | 7 | IO,PLL2_OUT1n,EDIFFIO_T3n | - |
| 113 | 7 | IO,PLL2_OUT1p,EDIFFIO_T3p | - |
| 114 | 7 | IO,EDIFFIO_T4n | - |
| 115 | 7 | IO,EDIFFIO_T4p | - |
| 116 | 7 | VCCINT | - |
| 117 | 7 | VCCIO7 | - |
| 118 | 7 | GND | - |
| 119 | 7 | IO,EDIFFIO_T7p | - |
| 120 | 7 | IO,EDIFFIO_T8n | - |
| 122 | 7 | VCCIO7 | - |
| 123 | 7 | GND | - |
| 124 | 7 | IO,EDIFFIO_T10p | - |
| 125 | 7 | IO,EDIFFIO_T11p | - |
| 126 | 7 | IO,GCLK7n,EDIFFIO_T12n | - |
| 127 | 7 | IO,GCLK7p,EDIFFIO_T12p | - |
| 121 | 7 | IO,EDIFFIO_T8p | - |
IO BANK 8
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 128 | 8 | IO,GCLK8n,EDIFFIO_T13n | - |
| 129 | 8 | IO,GCLK8p,EDIFFIO_T13p | - |
| 130 | 8 | VCCIO8 | - |
| 131 | 8 | GND | - |
| 132 | 8 | IO,D2,EDIFFIO_T16n | Config_Option |
| 133 | 8 | IO,D3,EDIFFIO_T16p | Config_Option |
| 134 | 8 | VCCINT | - |
| 135 | 8 | IO,D7,EDIFFIO_T18n | Config_Option |
| 136 | 8 | IO,EDIFFIO_T18p | - |
| 137 | 8 | IO,D5,EDIFFIO_T19n | Config_Option |
| 138 | 8 | IO,D6,EDIFFIO_T19p | Config_Option |
| 139 | 8 | VCCIO8 | - |
| 140 | 8 | GND | - |
| 141 | 8 | IO,D4,EDIFFIO_T23n | Config_Option |
| 142 | 8 | IO,DPCLK8,EDIFFIO_T23p | - |
| 143 | 8 | IO,D9,EDIFFIO_T24n | - |
| 144 | 8 | IO,D8,EDIFFIO_T24p | - |
EG4X20
芯片对比: Anlogic ELF2L/M15LG144 VS LCMXO2-1200-144pin
IO BANK 0, 3
| Anlogic ELF2L/M15LG144 | LCMXO2-1200-144pin | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 1 | 0 | IO_BE1N_0,D1 | 1 | 3 | PL2A | 差分极性不同，XO2不支持并行加载模式 |
| 2 | 0 | IO_BE1P_0,D0 | 2 | 3 | PL2B | 差分极性不同，XO2不支持并行加载模式 |
| 3 | 0 | IO_BE2N_0 | 3 | 3 | PL2C | 差分极性不同 |
| 4 | 0 | IO_BE2P_0 | 4 | 3 | PL2D | 差分极性不同 |
| 5 | 0 | IO_BE3N_GCLKIOB_1_0 | 5 | 3 | PL3A | 差分极性不同 |
| 6 | 0 | IO_BE3P_GCLKIOB_0_0 | 6 | 3 | PL3B | 差分极性不同 |
| 7 | 0 | VCCIO0 | 7 | 3 | VCCIO3 | - |
| 8 | 0 | GND | 8 | - | GND | - |
| 9 | 0 | IO_BE4P_0 | 9 | 3 | PL3C | - |
| 10 | 0 | IO_BE4N_0 | 10 | 3 | PL3D | - |
| 11 | 0 | IO_BE5P_0,D2 | 11 | 3 | PL4A | XO2不支持并行加载模式 |
| 12 | 0 | IO_BE5N_0,D3 | 12 | 3 | PL4B | XO2不支持并行加载模式 |
| 13 | 0 | IO_BE6P_0 | 13 | 3 | PL4C | - |
| 14 | 0 | IO_BE6N_0 | 14 | 3 | PL4D | - |
| 15 | 0 | IO_B_0 | 15 | 3 | NC | - |
| 16 | 0 | VCCIO0 | 16 | 3 | VCCIO3 | - |
| 17 | 0 | IO_B_0,DPCLKIO_3 | 17 | 3 | NC | ELF2为通用IO，XO2为空脚 |
| 18 | 0 | GND | 18 | - | GND | - |
| 19 | 0 | IO_BE7P_GCLKIOB_2_0 | 19 | 3 | PL5A | - |
| 20 | 0 | IO_BE7N_GCLKIOB_3_0 | 20 | 3 | PL5B | - |
| 21 | 0 | IO_BE8P_0,DPCLKIO_4 | 21 | 3 | PL5C | ELF2可作为快速时钟输入脚 |
| 22 | 0 | IO_BE8N_0 | 22 | 3 | PL5D | - |
| 23 | 0 | IO_BE9P_0 | 23 | 3 | PL8A | - |
| 24 | 0 | IO_BE9N_0 | 24 | 3 | PL8B | - |
| 25 | 0 | IO_BE10P_0 | 25 | 3 | PL8C | - |
| 26 | 0 | IO_BE10N_0 | 26 | 3 | PL8D | - |
| 27 | 0 | IO_BE11P_GCLKIOB_4_0,D4 | 27 | 3 | PL9A | XO2不支持并行加载模式 |
| 28 | 0 | IO_BE11N_GCLKIOB_5_0,D5 | 28 | 3 | PL9B | XO2不支持并行加载模式 |
| 29 | 0 | GND | 29 | - | GND | - |
| 30 | 0 | VCCIO0 | 30 | 3 | VCCIO3 | - |
| 31 | 0 | IO_B_0 | 31 | 3 | NC | ELF2为通用IO，XO2为空脚 |
| 32 | 0 | IO_BE12P_0 | 32 | 3 | PL10A | - |
| 33 | 0 | IO_BE12N_0 | 33 | 3 | PL10B | - |
| 34 | 0 | IO_BE13P_0,D6 | 34 | 3 | PL10C | XO2不支持并行加载模式 |
| 35 | 0 | IO_BE13N_0,D7 | 35 | 3 | PL10D | XO2不支持并行加载模式 |
IO BANK 1, 2
| Anlogic ELF2L/M15LG144 | LCMXO2-1200-144pin | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 37 | 1 | VCCIO1 | 37 | 2 | VCCIO2 | - |
| 38 | 1 | IO_R1P_1 | 38 | 2 | PB4A | ELF2为真差分，XO2为伪差分 |
| 39 | 1 | IO_R1N_1 | 39 | 2 | PB4B | ELF2为真差分，XO2为伪差分 |
| 40 | 1 | IO_R2P_1 | 40 | 2 | PB4C | ELF2为真差分，XO2为伪差分，XO2从串配置片选，与ELF2不兼容 |
| 41 | 1 | IO_R2N_1 | 41 | 2 | PB4D | ELF2为真差分，XO2为伪差分 |
| 42 | 1 | IO_R3P_1 | 42 | 2 | PB6A | ELF2为真差分，XO2为伪差分 |
| 43 | 1 | IO_R3N_1 | 43 | 2 | PB6B | ELF2为真差分，XO2为伪差分 |
| 44 | 1 | IO_R4N_1 | 44 | 2 | PB6C | ELF2为真差分，XO2为伪差分，XO2主串，从串模式时钟，与ELF2不兼容 |
| 45 | 1 | IO_R4P_1 | 45 | 2 | PB6D | ELF2为真差分，XO2为伪差分，XO2主串，从串模式SO，与ELF2不兼容 |
| 46 | 1 | GND | 46 | - | GND | - |
| 47 | 1 | IO_R5P_1 | 47 | 2 | PB9C | ELF2为真差分，XO2为伪差分 |
| 48 | 1 | IO_R5N_1 | 48 | 2 | PB9D | ELF2为真差分，XO2为伪差分 |
| 49 | 1 | IO_R6N_GCLKIOR_1_1, LVDSTX_1N | 49 | 2 | PB9A | ELF2为真差分，XO2为伪差分 |
| 50 | 1 | IO_R6P_GCLKIOR_0_1, LVDSTX_1P | 50 | 2 | PB9B | ELF2为真差分，XO2为伪差分 |
| 51 | 1 | VCCIO1 | 51 | 2 | VCCIO2 | - |
| 52 | 1 | IO_R7P_1 | 52 | 2 | PB11C | ELF2为真差分，XO2为伪差分 |
| 53 | 1 | GND | 53 | - | GND | - |
| 54 | 1 | IO_R7N_1,DPCLKIO_5 | 54 | 2 | PB11D | ELF2为真差分，XO2为伪差分，ELF2可作为快速时钟输入脚 |
| 55 | 1 | IO_R8N_GCLKIOR_3_2,LVDSTX_1N | 55 | 2 | PB11A | ELF2为真差分，XO2为伪差分，且差分极性不同 |
| 56 | 1 | IO_R8P_GCLKIOR_2_2,LVDSTX_1P | 56 | 2 | PB11B | ELF2为真差分，XO2为伪差分，且差分极性不同 |
| 57 | 1 | IO_R9P_1,DPCLKIO_6 | 57 | 2 | PB15A | ELF2为真差分，XO2为伪差分，ELF2可作为快速时钟输入脚 |
| 58 | 1 | IO_R9N_1 | 58 | 2 | PB15B | ELF2为真差分，XO2为伪差分 |
| 59 | 1 | IO_R10P_1,LVDSRX_1P | 59 | 2 | PB15C | ELF2为真差分，XO2为伪差分 |
| 60 | 1 | IO_R10N_1,LVDSRX_1N | 60 | 2 | PB15D | ELF2为真差分，XO2为伪差分 |
| 61 | 1 | IO_R11P_1 | 61 | 2 | PB18A | ELF2为真差分，XO2为伪差分 |
| 62 | 1 | IO_R11N_1 | 62 | 2 | PB18B | ELF2为真差分，XO2为伪差分 |
| 63 | 1 | GND | 63 | 2 | NC | ELF2为GND，XO2为空脚 |
| 64 | 1 | GND | 64 | - | GND | - |
| 65 | 1 | IO_R12N_1 | 65 | 2 | PB18C | ELF2为真差分，XO2为伪差分，且差分极性不同 |
| 66 | 1 | VCCIO1 | 66 | 2 | VCCIO2 | - |
| 67 | 1 | IO_R12P_1 | 67 | 2 | PB18D | ELF2为真差分，XO2为伪差分，且差分极性不同 |
| 68 | 1 | IO_R13P_1,SCLK | 68 | 2 | PB20A | ELF2为真差分，XO2为伪差分，ELF2为配置时钟引脚 |
| 69 | 1 | IO_R13N_1 | 69 | 2 | PB20B | ELF2为真差分，XO2为伪差分 |
| 70 | 1 | IO_R14N_1 | 70 | 2 | PB20C | ELF2为真差分，XO2为伪差分，且差分极性不同 |
| 71 | 1 | IO_R14P_1 | 71 | 2 | PB20D | ELF2为真差分，XO2为伪差分，且差分极性不同，XO2主串，从串模式SO，与ELF2不兼容 |
IO BANK 1, 2
| Anlogic ELF2L/M15LG144 | LCMXO2-1200-144pin | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 73 | 2 | IO_TE1N_2,GPIO4 | 73 | 1 | PR10D | - |
| 74 | 2 | IO_TE1P_2,GPIO3 | 74 | 1 | PR10C | - |
| 75 | 2 | IO_TE2N_2,GPIO13 | 75 | 1 | PR10B | - |
| 76 | 2 | IO_TE2P_2,GPIO12 | 76 | 1 | PR10A | - |
| 77 | 2 | IO_TE3N_2,GPIO11 | 77 | 1 | PR9D | - |
| 78 | 2 | IO_TE3P_2,GPIO10 | 78 | 1 | PR9C | - |
| 79 | 2 | VCCIO2 | 79 | 1 | VCCIO1 | - |
| 80 | 2 | GND | 80 | - | GND | - |
| 81 | 2 | IO_TE4N_2,D13 | 81 | 1 | PR9B | - |
| 82 | 2 | IO_TE4P_2,D12 | 82 | 1 | PR9A | - |
| 83 | 2 | IO_TE5N_2,GPIO9,DPCLKIO_7,ADC1_CH3 | 83 | 1 | PR8D | ELF2可作为快速时钟输入脚 |
| 84 | 2 | IO_TE5P_2,GPIO8,ADC1_CH2 | 84 | 1 | PR8C | - |
| 85 | 2 | IO_TE6N_2,D11 | 85 | 1 | PR8B | - |
| 86 | 2 | IO_TE6P_2,D10 | 86 | 1 | PR8A | - |
| 87 | 2 | IO_TE7N_GCLKIOT_3_2 | 87 | 1 | NC | XO2为空脚 |
| 88 | 2 | VCCIO2 | 88 | 1 | VCCIO1 | - |
| 89 | 2 | IO_TE7P_GCLKIOT_2_2 | 89 | 1 | NC | XO2为空脚 |
| 90 | 2 | GND | 90 | - | GND | - |
| 91 | 2 | IO_TE8N_GCLKIOT_1_2 | 91 | 1 | PR5D | - |
| 92 | 2 | IO_TE8P_GCLKIOT_0_2 | 92 | 1 | PR5C | - |
| 93 | 2 | IO_T_2,D9 | 93 | 1 | PR5B | XO2为伪差分 |
| 94 | 2 | IO_T_2,GPIO7,ADC1_CH1 | 94 | 1 | PR5A | XO2为伪差分 |
| 95 | 2 | IO_T_2,GPIO6,DPCLKIO_8,ADC1_CH0 | 95 | 1 | PR4D | XO2为伪差分，ELF2可作为快速时钟输入脚 |
| 96 | 2 | IO_T_2,GPIO5,ADC0_VREF | 96 | 1 | PR4C | XO2为伪差分，如使用ADC0，则必须接该电压，输入范围2-3.3V，且不大于ADC_VDDA |
| 97 | 2 | IO_TE9N_2,GPIO1,ADC1_VREF | 97 | 1 | PR4B | 如使用ADC1，则必须接该电压，输入范围2-3.3V，且不大于ADC_VDDA |
| 98 | 2 | IO_TE9P_2,GPIO0,ADC1_CH4 | 98 | 1 | PR4A | - |
| 99 | 2 | IO_TE10N_2 | 99 | 1 | PR3B | - |
| 100 | 2 | IO_TE10P_2 | 100 | 1 | PR3A | - |
| 101 | 2 | GND | 101 | - | GND | - |
| 102 | 2 | VCCIO2 | 102 | 1 | VCCIO1 | - |
| 103 | 2 | IO_T_2 | 103 | 1 | NC | ELF2为通用IO，XO2为空脚 |
| 104 | 2 | IO_TE11P_2 | 104 | 1 | PR2D | 差分极性不同 |
| 105 | 2 | IO_TE11N_2 | 105 | 1 | PR2C | 差分极性不同 |
| 106 | 2 | IO_TE12P_2 | 106 | 1 | PR2B | 差分极性不同 |
| 107 | 2 | IO_TE12N_2 | 107 | 1 | PR2A | 差分极性不同 |
IO BANK 0, 3
| Anlogic ELF2L/M15LG144 | LCMXO2-1200-144pin | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 109 | 3 | IO_L_3,DONE | 109 | 0 | PT17D | - |
| 110 | 3 | IO_L_3,INITN | 110 | 0 | PT17C | - |
| 111 | 3 | IO_L1N_3,ADC0_CH5 | 111 | 0 | PT17B | - |
| 112 | 3 | IO_L1P_3,ADC0_CH0 | 112 | 0 | PT17A | - |
| 113 | 3 | IO_L2N_3 | 113 | 0 | PT16D | ELF2为真差分，XO2位伪差分 |
| 114 | 3 | IO_L2P_3 | 114 | 0 | PT16C | ELF2为真差分，XO2位伪差分 |
| 115 | 3 | IO_L3P_3,ADC0_CH6 | 115 | 0 | PT16B | 差分极性不同 |
| 116 | 3 | GND | 116 | - | GND | - |
| 117 | 3 | IO_L3N_3,ADC0_CH7 | 117 | 0 | PT16A | 差分极性不同 |
| 118 | 3 | NC | 118 | 0 | VCCIO0 | ELF2为空脚，XO2为BANK电压 |
| 119 | 3 | IO_L_3,PROGRAMN | 119 | 0 | PT15D | - |
| 120 | 3 | IO_L_3,JTAGEN | 120 | 0 | PT15C | - |
| 121 | 3 | IO_L4N_3,DPCLKIO_1 | 121 | 0 | PT15B | ELF2可作为快速时钟输入脚 |
| 122 | 3 | IO_L4P_3 | 122 | 0 | PT15A | - |
| 123 | 3 | VCCIO3 | 123 | 0 | VCCIO0 | - |
| 124 | 3 | GND | 124 | - | GND | - |
| 125 | 3 | IO_L5N_GCLKIOL_1_3, ADC0_CH1,LVDSRX_0N | 125 | 0 | PT12D | ELF2为真差分，XO2位伪差分，ELF2不支持IIC |
| 126 | 3 | IO_L5P_GCLKIOL_0_3, ADC0_CH2,LVDSRX_0P | 126 | 0 | PT12C | ELF2为真差分，XO2位伪差分，ELF2不支持IIC |
| 127 | 3 | IO_L6N_GCLKIOL_3_3, ADC0_CH3,LVDSTX_0N | 127 | 0 | PT12B | - |
| 128 | 3 | IO_L6P_GCLKIOL_2_3, ADC0_CH4,LVDSTX_0P | 128 | 0 | PT12A | - |
| 129 | 3 | VCCIO3 | 129 | - | NC | ELF2为BANK电压，XO2为空脚 |
| 130 | 3 | IO_L_3,TMS | 130 | 0 | PT11D | - |
| 131 | 3 | IO_L_3,TCK | 131 | 0 | PT11C | - |
| 132 | 3 | IO_L7P_3,DPCLKIO_2,LVDSTX_0P | 132 | 0 | PT11B | 差分极性不同，ELF2可作为快速时钟输入脚 |
| 133 | 3 | IO_L7N_3,LVDSTX_0N | 133 | 0 | PT11A | 差分极性不同 |
| 134 | 3 | GND | 134 | - | GND | - |
| 135 | 3 | VCCIO3 | 135 | 0 | VCCIO0 | - |
| 136 | 3 | IO_L_3,TDI | 136 | 0 | PT10D | - |
| 137 | 3 | IO_L_3,TDO | 137 | 0 | PT10C | - |
| 138 | 3 | IO_L8N_3 | 138 | 0 | PT10B | - |
| 139 | 3 | IO_L8P_3 | 139 | 0 | PT10A | - |
| 140 | 3 | IO_L9P_3 | 140 | 0 | PT9D | ELF2为真差分，XO2位伪差分，且差分极性不同 |
| 141 | 3 | IO_L9N_3 | 141 | 0 | PT9C | ELF2为真差分，XO2位伪差分，且差分极性不同 |
| 142 | 3 | IO_L10P_3 | 142 | 0 | PT9B | 差分极性不同 |
| 143 | 3 | IO_L10N_3 | 143 | 0 | PT9A | 差分极性不同 |
IO BANK Other
| Anlogic ELF2L/M15LG144 | LCMXO2-1200-144pin | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 36 | - | VCCAUX | 36 | - | VCC | - |
| 72 | - | VCCAUX | 72 | - | VCC | - |
| 108 | - | VCCAUX | 108 | - | VCC | - |
| 144 | - | VCCAUX | 144 | - | VCC | - |