FBGA256
IO BANK 1
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| B1 | 1 | IO,DIFFIO_L5p | - |
| C1 | 1 | IO,D1,MOSI,DIFFIO_L4n | SPI |
| C2 | 1 | IO,DIFFIO_L4p | - |
| C3 | 1 | IO,DIFFIO_L2n | - |
| D1 | 1 | IO,DIFFIO_L6n | - |
| D2 | 1 | IO,SPICSN,BUSY,DIFFIO_L6p | SPI |
| D3 | 1 | IO,DIFFIO_L2p | - |
| D4 | 1 | IO,DIFFIO_L1n | - |
| E1 | 1 | IO,GCLK1n,DIFFIO_L11n | - |
| E2 | 1 | IO,GCLK1p,DIFFIO_L11p | - |
| E5 | 1 | IO,DIFFIO_L1p | - |
| F1 | 1 | IO,DIFFIO_L9n | - |
| F2 | 1 | IO,DIFFIO_L9p | - |
| F3 | 1 | IO,DIFFIO_L5n | - |
| F4 | 1 | INITN | Config_Dedicated |
| F5 | 1 | IO,DIFFIO_L3p | - |
| G1 | 1 | IO,DIFFIO_L7n | - |
| G2 | 1 | IO,DPCLK1,DIFFIO_L7p | - |
| G4 | 1 | IO,DIFFIO_L8n | - |
| G5 | 1 | IO,DIFFIO_L3n | - |
| H1 | 1 | CCLK | Config_Dedicated |
| H2 | 1 | IO,D0,DIFFIO_L8p,MISO | SPI |
| H3 | 1 | TCK | JTAG |
| H4 | 1 | TDI | JTAG |
| H5 | 1 | PROGRAMN | Config_Dedicated |
| J3 | 1 | CSN | Config_Dedicated |
| J4 | 1 | TDO | JTAG |
| J5 | 1 | TMS | JTAG |
IO BANK 2
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| J1 | 2 | IO,DIFFIO_L13n | - |
| J2 | 2 | IO,DIFFIO_L13p | - |
| J6 | 2 | IO,DIFFIO_L16p | - |
| K1 | 2 | IO,DIFFIO_L14n | - |
| K2 | 2 | IO,DIFFIO_L14p | - |
| K5 | 2 | IO,DIFFIO_L15p | - |
| K6 | 2 | IO,DIFFIO_L21p | - |
| K7 | 2 | IO,DIFFIO_L16n | - |
| L1 | 2 | IO,DIFFIO_L18n | - |
| L2 | 2 | IO,DPCLK2,DIFFIO_L18p | - |
| L3 | 2 | IO,DIFFIO_L20p | - |
| L4 | 2 | IO,DIFFIO_L15n | - |
| L6 | 2 | IO,DIFFIO_L21n | - |
| M1 | 2 | IO,GCLK2n,DIFFIO_L12n | - |
| M2 | 2 | IO,GCLK2p,DIFFIO_L12p | - |
| N1 | 2 | IO,DIFFIO_L17n | - |
| N2 | 2 | IO,DIFFIO_L17p | - |
| N5 | 2 | IO,PLL0_OUT2p,DIFFIO_L22p | - |
| N6 | 2 | IO,PLL0_OUT2n,DIFFIO_L22n | - |
| P1 | 2 | IO,DIFFIO_L19n | - |
| P2 | 2 | IO,DIFFIO_L19p | - |
| R1 | 2 | IO,DIFFIO_L20n | - |
IO BANK 3
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| K8 | 3 | IO,EDIFFIO_B3n | - |
| L7 | 3 | IO,EDIFFIO_B6p | - |
| L8 | 3 | IO,EDIFFIO_B10p | - |
| M6 | 3 | IO,EDIFFIO_B6n | - |
| M7 | 3 | IO,EDIFFIO_B3p | - |
| M8 | 3 | IO,EDIFFIO_B10n | - |
| N3 | 3 | IO,PLL0_CLKINp,EDIFFIO_B1p | - |
| N8 | 3 | IO,EDIFFIO_B11p | - |
| P3 | 3 | IO,PLL0_CLKINn,EDIFFIO_B1n | - |
| P6 | 3 | IO,EDIFFIO_B4n | - |
| P8 | 3 | IO,EDIFFIO_B11n | - |
| R3 | 3 | IO,EDIFFIO_B2p | - |
| R4 | 3 | IO,PLL0_OUT1p,EDIFFIO_B5p | - |
| R5 | 3 | IO,EDIFFIO_B7p | - |
| R6 | 3 | IO,EDIFFIO_B8p | - |
| R7 | 3 | IO,EDIFFIO_B9p | - |
| R8 | 3 | IO,GCLK3p,EDIFFIO_B12p | - |
| T2 | 3 | IO,DPCLK3,EDIFFIO_B4p | - |
| T3 | 3 | IO,EDIFFIO_B2n | - |
| T4 | 3 | IO,PLL0_OUT1n,EDIFFIO_B5n | - |
| T5 | 3 | IO,EDIFFIO_B7n | - |
| T6 | 3 | IO,EDIFFIO_B8n | - |
| T7 | 3 | IO,EDIFFIO_B9n | - |
| T8 | 3 | IO,GCLK3n,EDIFFIO_B12n | - |
IO BANK 4
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| K9 | 4 | IO,EDIFFIO_B14p | - |
| L9 | 4 | IO,EDIFFIO_B14n | - |
| M9 | 4 | IO,EDIFFIO_B15p | - |
| N9 | 4 | IO,EDIFFIO_B15n | - |
| P9 | 4 | IO,EDIFFIO_B16p | - |
| R9 | 4 | IO,GCLK4p,EDIFFIO_B13p | - |
| T9 | 4 | IO,GCLK4n,EDIFFIO_B13n | - |
| L11 | 4 | IO,EDIFFIO_B24n | - |
| M10 | 4 | IO,EDIFFIO_B19p | - |
| M11 | 4 | IO,EDIFFIO_B22p | - |
| N11 | 4 | IO,EDIFFIO_B19n | - |
| N12 | 4 | IO,EDIFFIO_B22n | - |
| P11 | 4 | IO,EDIFFIO_B16n | - |
| P14 | 4 | IO,EDIFFIO_B24p | - |
| R10 | 4 | IO,EDIFFIO_B17p | - |
| R11 | 4 | IO,EDIFFIO_B18p | - |
| R12 | 4 | IO,EDIFFIO_B20p | - |
| R13 | 4 | IO,EDIFFIO_B23p | - |
| T10 | 4 | IO,EDIFFIO_B17n | - |
| T11 | 4 | IO,EDIFFIO_B18n | - |
| T12 | 4 | IO,EDIFFIO_B20n | - |
| T13 | 4 | IO,EDIFFIO_B23n | - |
| T14 | 4 | IO,EDIFFIO_B21p | - |
| T15 | 4 | IO,DPCLK4,EDIFFIO_B21n | - |
IO BANK 5
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| J11 | 5 | IO,DIFFIO_R7p | - |
| J13 | 5 | IO,DIFFIO_R11n | - |
| K10 | 5 | IO,DIFFIO_R1p | - |
| K11 | 5 | IO,DIFFIO_R7n | - |
| K12 | 5 | IO,DIFFIO_R11p | - |
| K15 | 5 | IO,DPCLK5,DIFFIO_R9p | - |
| K16 | 5 | IO,DIFFIO_R9n | - |
| L10 | 5 | IO,DIFFIO_R1n | - |
| L12 | 5 | IO,DIFFIO_R3p | - |
| L13 | 5 | IO,DIFFIO_R8n | - |
| L14 | 5 | IO,DIFFIO_R8p | - |
| L15 | 5 | IO,DIFFIO_R10p | - |
| L16 | 5 | IO,DIFFIO_R10n | - |
| M12 | 5 | IO,DIFFIO_R3n | - |
| M15 | 5 | IO,GCLK5p,DIFFIO_R12p | - |
| M16 | 5 | IO,GCLK5n,DIFFIO_R12n | - |
| N13 | 5 | IO,DIFFIO_R4n | - |
| N14 | 5 | IO,DIFFIO_R4p | - |
| N15 | 5 | IO,DIFFIO_R6p | - |
| N16 | 5 | IO,DIFFIO_R6n | - |
| P15 | 5 | IO,DIFFIO_R2p | - |
| P16 | 5 | IO,DIFFIO_R5n | - |
| R14 | 5 | IO,DIFFIO_R2n | - |
| R16 | 5 | IO,DIFFIO_R5p | - |
IO BANK 6
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| B16 | 6 | IO,DPCLK6,DIFFIO_R21n | - |
| C14 | 6 | IO,PLL2_OUT2n,DIFFIO_R23n | - |
| C15 | 6 | IO,DIFFIO_R20p | - |
| C16 | 6 | IO,DIFFIO_R20n | - |
| D14 | 6 | IO,PLL2_OUT2p,DIFFIO_R23p | - |
| D15 | 6 | IO,DIFFIO_R18p | - |
| D16 | 6 | IO,DIFFIO_R18n | - |
| E15 | 6 | IO,GCLK6p,DIFFIO_R13p | - |
| E16 | 6 | IO,GCLK6n,DIFFIO_R13n | - |
| F13 | 6 | IO,DIFFIO_R22p | - |
| F14 | 6 | IO,DIFFIO_R21p | - |
| F15 | 6 | IO,USRCLK,DIFFIO_R19p | - |
| F16 | 6 | IO,CSON,DOUT,DIFFIO_R19n | Config_Option |
| G11 | 6 | IO,DIFFIO_R22n | - |
| G12 | 6 | MSEL2 | Config_Dedicated |
| G15 | 6 | IO,DIFFIO_R17p | - |
| G16 | 6 | IO,DIFFIO_R17n | - |
| H12 | 6 | MSEL1 | Config_Dedicated |
| H13 | 6 | MSEL0 | Config_Dedicated |
| H14 | 6 | DONE | Config_Dedicated |
| H15 | 6 | IO,DIFFIO_R16p | - |
| H16 | 6 | IO,DIFFIO_R16n | - |
| J12 | 6 | IO,DIFFIO_R14p | - |
| J14 | 6 | IO,DIFFIO_R14n | - |
| J15 | 6 | IO,DIFFIO_R15p | - |
| J16 | 6 | IO,DIFFIO_R15n | - |
IO BANK 7
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| A9 | 7 | IO,GCLK7n,EDIFFIO_T12n | - |
| B9 | 7 | IO,GCLK7p,EDIFFIO_T12p | - |
| C9 | 7 | IO,EDIFFIO_T11n | - |
| D9 | 7 | IO,EDIFFIO_T11p | - |
| E9 | 7 | IO,EDIFFIO_T8p | - |
| F9 | 7 | IO,EDIFFIO_T7p | - |
| A10 | 7 | IO,EDIFFIO_T10n | - |
| A11 | 7 | IO,EDIFFIO_T9n | - |
| A12 | 7 | IO,EDIFFIO_T5n | - |
| A13 | 7 | IO,EDIFFIO_T4n | - |
| A14 | 7 | IO,PLL2_OUT1n,EDIFFIO_T3n | - |
| A15 | 7 | IO,PLL2_CLKIN0,EDIFFIO_T2p | - |
| B10 | 7 | IO,EDIFFIO_T10p | - |
| B11 | 7 | IO,EDIFFIO_T9p | - |
| B12 | 7 | IO,EDIFFIO_T5p | - |
| B13 | 7 | IO,EDIFFIO_T4p | - |
| B14 | 7 | IO,PLL2_OUT1p,EDIFFIO_T3p | - |
| C11 | 7 | IO,EDIFFIO_T6p | - |
| D11 | 7 | IO,EDIFFIO_T1n | - |
| D12 | 7 | IO,DPCLK7,EDIFFIO_T1p | - |
| E10 | 7 | IO,EDIFFIO_T8n | - |
| E11 | 7 | IO,EDIFFIO_T6n | - |
| F10 | 7 | IO,EDIFFIO_T7n | - |
| F11 | 7 | IO,PLL2_CLKI1n,EDIFFIO_T2n | - |
IO BANK 8
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| A2 | 8 | IO,D13,EDIFFIO_T21n | - |
| A3 | 8 | IO,D9,EDIFFIO_T24n | - |
| A4 | 8 | IO,D11,EDIFFIO_T22n | - |
| A5 | 8 | IO,D7,EDIFFIO_T18n | Config_Option |
| A6 | 8 | IO,EDIFFIO_T15n | - |
| A7 | 8 | IO,D8,EDIFFIO_T24p | - |
| A8 | 8 | IO,GCLK8n,EDIFFIO_T13n | - |
| B3 | 8 | IO,DPCLK8,EDIFFIO_T23p | - |
| B4 | 8 | IO,D10,EDIFFIO_T22p | - |
| B5 | 8 | IO,D12,EDIFFIO_T21p | - |
| B6 | 8 | IO,EDIFFIO_T15p | - |
| B7 | 8 | IO,D4,EDIFFIO_T23n | Config_Option |
| B8 | 8 | IO,GCLK8p,EDIFFIO_T13p | - |
| C6 | 8 | IO,EDIFFIO_T18p | - |
| C8 | 8 | IO,EDIFFIO_T14n | - |
| D5 | 8 | IO,D15,EDIFFIO_T20n | - |
| D6 | 8 | IO,D14,EDIFFIO_T20p | - |
| D8 | 8 | IO,EDIFFIO_T14p | - |
| E6 | 8 | IO,D6,EDIFFIO_T19p | Config_Option |
| E7 | 8 | IO,D5,EDIFFIO_T19n | Config_Option |
| E8 | 8 | IO,D2,EDIFFIO_T16n | Config_Option |
| F6 | 8 | IO,EDIFFIO_T17n | - |
| F7 | 8 | IO,EDIFFIO_T17p | - |
| F8 | 8 | IO,D3,EDIFFIO_T16p | Config_Option |
IO BANK Other
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| A1 | - | VCCIO8 | - |
| B2 | - | GND | - |
| C4 | - | VCCIO8 | - |
| C5 | - | GND | - |
| C7 | - | VCCIO8 | - |
| D7 | - | GND | - |
| E3 | - | VCCIO1 | - |
| E4 | - | GND | - |
| G3 | - | VCCIO1 | - |
| G6 | - | VCCINT | - |
| G7 | - | VCCINT | - |
| G8 | - | VCCINT | - |
| G9 | - | VCCINT | - |
| H6 | - | VCCINT | - |
| H7 | - | GND | - |
| H8 | - | GND | - |
| H9 | - | GND | - |
| J7 | - | GND | - |
| J8 | - | GND | - |
| J9 | - | GND | - |
| K3 | - | VCCIO2 | - |
| K4 | - | GND | - |
| L5 | - | VCCAUX | - |
| M3 | - | VCCIO2 | - |
| M4 | - | GND | - |
| M5 | - | GND_PLLA0 | - |
| N4 | - | VCC_PLLA0 | - |
| N7 | - | GND | - |
| P4 | - | VCCIO3 | - |
| P5 | - | GND | - |
| P7 | - | VCCIO3 | - |
| R2 | - | GND | - |
| T1 | - | VCCIO3 | - |
| A16 | - | VCCIO7 | - |
| B15 | - | GND | - |
| C10 | - | VCCIO7 | - |
| C12 | - | GND | - |
| C13 | - | VCCIO7 | - |
| D10 | - | GND | - |
| D13 | - | VCC_PLLA2 | - |
| E12 | - | GND_PLLA2 | - |
| E13 | - | GND | - |
| E14 | - | VCCIO6 | - |
| F12 | - | VCCAUX | - |
| G10 | - | VCCINT | - |
| G13 | - | GND | - |
| G14 | - | VCCIO6 | - |
| H10 | - | GND | - |
| H11 | - | VCCINT | - |
| J10 | - | GND | - |
| K13 | - | GND | - |
| K14 | - | VCCIO5 | - |
| M13 | - | GND | - |
| M14 | - | VCCIO5 | - |
| N10 | - | GND | - |
| P10 | - | VCCIO4 | - |
| P12 | - | GND | - |
| P13 | - | VCCIO4 | - |
| R15 | - | GND | - |
| T16 | - | VCCIO4 | - |
TQFP144
IO BANK 1
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 1 | 1 | IO,DIFFIO_L1n | - |
| 2 | 1 | IO,DIFFIO_L1p | - |
| 3 | 1 | IO,DIFFIO_L2p | - |
| 4 | 1 | GND | - |
| 5 | 1 | VCCINT | - |
| 6 | 1 | IO,D1,MOSI,DIFFIO_L4n | SPI |
| 7 | 1 | IO,DIFFIO_L5n | - |
| 8 | 1 | IO,SPICSN,BUSY,DIFFIO_L6p | SPI |
| 9 | 1 | INITN | Config_Dedicated |
| 10 | 1 | IO,DPCLK1,DIFFIO_L7p | - |
| 11 | 1 | IO,DIFFIO_L7n | - |
| 12 | 1 | CCLK | Config_Dedicated |
| 13 | 1 | IO,D0,DIFFIO_L8p,MISO | SPI |
| 14 | 1 | PROGRAMN | Config_Dedicated |
| 15 | 1 | TDI | JTAG |
| 16 | 1 | TCK | JTAG |
| 17 | 1 | VCCIO1 | - |
| 18 | 1 | TMS | JTAG |
| 19 | 1 | GND | - |
| 20 | 1 | TDO | JTAG |
| 21 | 1 | CSN | Config_Dedicated |
| 22 | 1 | GND | - |
| 23 | 1 | IO,GCLK1n,DIFFIO_L11n | - |
IO BANK 2
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 24 | 2 | IO,GCLK2p,DIFFIO_L12p | - |
| 25 | 2 | IO,GCLK2n,DIFFIO_L12n | - |
| 26 | 2 | VCCIO2 | - |
| 27 | 2 | GND | - |
| 28 | 2 | IO,DIFFIO_L16n | - |
| 29 | 2 | VCCINT | - |
| 30 | 2 | IO,DPCLK2,DIFFIO_L18p | - |
| 31 | 2 | IO,DIFFIO_L19p | - |
| 32 | 2 | IO,DIFFIO_L20p | - |
| 33 | 2 | IO,DIFFIO_L20n | - |
| 34 | 2 | IO,DIFFIO_L21p | - |
| 35 | 2 | VCCAUX | - |
| 36 | 2 | GND_PLLA0 | - |
IO BANK 3
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 37 | 3 | VCC_PLLA0 | - |
| 38 | 3 | IO,PLL0_CLKIN0,EDIFFIO_B1p | - |
| 39 | 3 | IO,PLL0_CLKIN1,EDIFFIO_B1n | - |
| 40 | 3 | VCCIO3 | - |
| 41 | 3 | GND | - |
| 42 | 3 | IO,DPCLK3,EDIFFIO_B4p | - |
| 43 | 3 | IO,PLL0_OUT1p,EDIFFIO_B5p | - |
| 44 | 3 | IO,PLL0_OUT1n,EDIFFIO_B5n | - |
| 45 | 3 | VCCINT | - |
| 46 | 3 | IO,EDIFFIO_B6n | - |
| 47 | 3 | VCCIO3 | - |
| 48 | 3 | GND | - |
| 49 | 3 | IO,EDIFFIO_B9p | - |
| 50 | 3 | IO,EDIFFIO_B9n | - |
| 51 | 3 | IO,EDIFFIO_B10p | - |
| 52 | 3 | IO,GCLK3p,EDIFFIO_B12p | - |
| 53 | 3 | IO,GCLK3n,EDIFFIO_B12n | - |
IO BANK 4
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 54 | 4 | IO,GCLK4p,EDIFFIO_B13p | - |
| 55 | 4 | IO,GCLK4n,EDIFFIO_B13n | - |
| 56 | 4 | VCCIO4 | - |
| 57 | 4 | GND | - |
| 58 | 4 | IO,EDIFFIO_B16p | - |
| 59 | 4 | IO,EDIFFIO_B17p | - |
| 60 | 4 | IO,EDIFFIO_B17n | - |
| 62 | 4 | VCCIO4 | - |
| 63 | 4 | GND | - |
| 64 | 4 | IO,EDIFFIO_B19p | - |
| 65 | 4 | IO,EDIFFIO_B19n | - |
| 66 | 4 | IO,EDIFFIO_B20p | - |
| 67 | 4 | IO,EDIFFIO_B20n | - |
| 68 | 4 | IO,DPCLK4,EDIFFIO_B21n | - |
| 69 | 4 | IO,EDIFFIO_B22p | - |
| 70 | 4 | IO,EDIFFIO_B23p | - |
| 71 | 4 | IO,EDIFFIO_B23n | - |
| 72 | 4 | IO,EDIFFIO_B24n | - |
| 61 | 4 | VCCINT | - |
IO BANK 5
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 73 | 5 | IO,DIFFIO_R1n | - |
| 74 | 5 | IO,DIFFIO_R1p | - |
| 75 | 5 | IO,DIFFIO_R2n | - |
| 76 | 5 | IO,DIFFIO_R3n | - |
| 77 | 5 | IO,DIFFIO_R3p | - |
| 78 | 5 | VCCINT | - |
| 79 | 5 | GND | - |
| 80 | 5 | IO,DIFFIO_R5p | - |
| 81 | 5 | VCCIO5 | - |
| 82 | 5 | GND | - |
| 83 | 5 | IO,DIFFIO_R8n | - |
| 84 | 5 | IO,DIFFIO_R9n | - |
| 85 | 5 | IO,DPCLK5,DIFFIO_R9p | - |
| 86 | 5 | IO,DIFFIO_R10n | - |
| 87 | 5 | IO,DIFFIO_R10p | - |
| 88 | 5 | IO,GCLK5n,DIFFIO_R12n | - |
| 89 | 5 | IO,GCLK5p,DIFFIO_R12p | - |
IO BANK 6
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 90 | 6 | IO,GCLK6n,DIFFIO_R13n | - |
| 91 | 6 | IO,GCLK6p,DIFFIO_R13p | - |
| 92 | 6 | DONE | Config_Dedicated |
| 93 | 6 | VCCIO6 | - |
| 94 | 6 | MSEL0 | Config_Dedicated |
| 95 | 6 | GND | - |
| 96 | 6 | MSEL1 | Config_Dedicated |
| 97 | 6 | MSEL2 | Config_Dedicated |
| 98 | 6 | IO,DIFFIO_R17n | - |
| 99 | 6 | IO,DIFFIO_R17p | - |
| 100 | 6 | IO,DIFFIO_R18n | - |
| 101 | 6 | IO,CSON,DOUT,DIFFIO_R19n | Config_Option |
| 102 | 6 | VCCINT | - |
| 103 | 6 | IO,USRCLK,DIFFIO_R19p | - |
| 104 | 6 | IO,DPCLK6,DIFFIO_R21n | - |
| 105 | 6 | IO,DIFFIO_R21p | - |
| 106 | 6 | IO,DIFFIO_R22p | - |
| 107 | 6 | VCCAUX | - |
| 108 | 6 | GND_PLLA2 | - |
IO BANK 7
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 109 | 7 | VCC_PLLA2 | - |
| 110 | 7 | IO,DPCLK7,EDIFFIO_T1p | - |
| 111 | 7 | IO,PLL2_CLKI1n,EDIFFIO_T2n | - |
| 112 | 7 | IO,PLL2_OUT1n,EDIFFIO_T3n | - |
| 113 | 7 | IO,PLL2_OUT1p,EDIFFIO_T3p | - |
| 114 | 7 | IO,EDIFFIO_T4n | - |
| 115 | 7 | IO,EDIFFIO_T4p | - |
| 116 | 7 | VCCINT | - |
| 117 | 7 | VCCIO7 | - |
| 118 | 7 | GND | - |
| 119 | 7 | IO,EDIFFIO_T7p | - |
| 120 | 7 | IO,EDIFFIO_T8n | - |
| 122 | 7 | VCCIO7 | - |
| 123 | 7 | GND | - |
| 124 | 7 | IO,EDIFFIO_T10p | - |
| 125 | 7 | IO,EDIFFIO_T11p | - |
| 126 | 7 | IO,GCLK7n,EDIFFIO_T12n | - |
| 127 | 7 | IO,GCLK7p,EDIFFIO_T12p | - |
| 121 | 7 | IO,EDIFFIO_T8p | - |
IO BANK 8
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| 128 | 8 | IO,GCLK8n,EDIFFIO_T13n | - |
| 129 | 8 | IO,GCLK8p,EDIFFIO_T13p | - |
| 130 | 8 | VCCIO8 | - |
| 131 | 8 | GND | - |
| 132 | 8 | IO,D2,EDIFFIO_T16n | Config_Option |
| 133 | 8 | IO,D3,EDIFFIO_T16p | Config_Option |
| 134 | 8 | VCCINT | - |
| 135 | 8 | IO,D7,EDIFFIO_T18n | Config_Option |
| 136 | 8 | IO,EDIFFIO_T18p | - |
| 137 | 8 | IO,D5,EDIFFIO_T19n | Config_Option |
| 138 | 8 | IO,D6,EDIFFIO_T19p | Config_Option |
| 139 | 8 | VCCIO8 | - |
| 140 | 8 | GND | - |
| 141 | 8 | IO,D4,EDIFFIO_T23n | Config_Option |
| 142 | 8 | IO,DPCLK8,EDIFFIO_T23p | - |
| 143 | 8 | IO,D9,EDIFFIO_T24n | - |
| 144 | 8 | IO,D8,EDIFFIO_T24p | - |
EF3L15CG256B&LCMXO3-1300 BGA256
芯片对比: EF3L15CG256B VS LCMXO3-1300-256pin（caBGA256）
IO BANK 0
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| A3 | 0 | IO_L15P_0 | A3 | 0 | PT11C | EF3L15CG256B为真差分，对标器件为伪差分 |
| A4 | 0 | IO_L13P_0 | A4 | 0 | PT10A | - |
| A5 | 0 | IO_L8P_0 | A5 | 0 | PT11A | - |
| A6 | 0 | IO_L5_0,TDI | A6 | 0 | PT12D | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| A7 | 0 | IO_L8_0,TCK | A7 | 0 | PT16C | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻下拉，建议4.7K |
| A8 | 0 | IO_L9N_0,GCLKIOL_3 | A8 | 0 | PT17B | EF3L15CG256B不支持热插拔 |
| A9 | 0 | IO_L7P_0,GCLKIOL_0 | A9 | 0 | PT18C | EF3L15CG256B为真差分，对标器件为伪差分； |
| EF3L15CG256B不支持IIC，EF3L15CG256B不支持热插拔 | ||||||
| B3 | 0 | IO_L9_0 | B3 | 0 | PT9C | - |
| B4 | 0 | IO_L15N_0 | B4 | 0 | PT11D | EF3L15CG256B为真差分，对标器件为伪差分 |
| B5 | 0 | IO_L14N_0 | B5 | 0 | PT9B | - |
| B6 | 0 | IO_L8N_0 | B6 | 0 | PT11B | - |
| B7 | 0 | IO_L10P_0 | B7 | 0 | PT13A | - |
| B8 | 0 | IO_L6_0,TMS | B8 | 0 | PT16D | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| B9 | 0 | IO_L2P_0 | B9 | 0 | PT19A | - |
| C4 | 0 | IO_L14P_0 | C4 | 0 | PT9A | - |
| C5 | 0 | IO_L13N_0 | C5 | 0 | PT10B | - |
| C6 | 0 | IO_L7_0,TDO | C6 | 0 | PT12C | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| C7 | 0 | IO_L10N_0 | C7 | 0 | PT13B | - |
| C8 | 0 | IO_L9P_0,GCLKIOL_2 | C8 | 0 | PT17A | EF3L15CG256B不支持热插拔 |
| C9 | 0 | IO_L7N_0,GCLKIOL_1 | C9 | 0 | PT18D | EF3L15CG256B为真差分，对标器件为伪差分； |
| EF3L15CG256B不支持IIC，EF3L15CG256B不支持热插拔 | ||||||
| D6 | 0 | IO_L12P_0 | D6 | 0 | PT12A | - |
| D7 | 0 | IO_L11N_0 | D7 | 0 | PT13D | EF3L15CG256B为真差分，对标器件为伪差分 |
| D8 | 0 | IO_L6P_0 | D8 | 0 | PT17C | EF3L15CG256B为真差分，对标器件为伪差分 |
| D9 | 0 | IO_L3N_0 | D9 | 0 | PT18B | EF3L15CG256B不支持热插拔 |
| E6 | 0 | IO_L11P_0,DPCLKIO | E6 | 0 | PT13C | EF3L15CG256B为真差分，对标器件为伪差分，EF3L15CG256B可作为快速时钟专用引脚 |
| E7 | 0 | IO_L12N_0 | E7 | 0 | PT12B | - |
| E8 | 0 | IO_L5N_0 | E8 | 0 | PT16B | EF3L15CG256B不支持热插拔 |
| E9 | 0 | IO_L6N_0,DPCLKIO | E9 | 0 | PT17D | EF3L15CG256B为真差分，对标器件为伪差分，EF3L15CG256B可作为快速时钟专用引脚 |
| F7 | 0 | IO_L5P_0 | F7 | 0 | PT16A | EF3L15CG256B不支持热插拔 |
| F8 | 0 | IO_L3P_0 | F8 | 0 | PT18A | EF3L15CG256B不支持热插拔 |
| F9 | 0 | IO_TE6P_0 | F9 | 0 | PT19C | - |
| A10 | 0 | IO_L2N_0 | A10 | 0 | PT19B | - |
| A11 | 0 | IO_LE1P_0 | A11 | 0 | PT21A | EF3L15CG256B为伪差分，对标器件为真差分 |
| A12 | 0 | IO_TE4N_0 | A12 | 0 | PT22B | EF3L15CG256B为伪差分，对标器件为真差分 |
| A13 | 0 | IO_L2_0,INITN | A13 | 0 | PT24C | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| A14 | 0 | IO_TE2N_0 | A14 | 0 | PT22D | - |
| A15 | 0 | IO_TE1N_0 | A15 | 0 | PT24B | EF3L15CG256B为伪差分，对标器件为真差分 |
| B10 | 0 | IO_L4_0,PROGRAMN | B10 | 0 | PT20D | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| B11 | 0 | IO_TE4P_0 | B11 | 0 | PT22A | EF3L15CG256B为伪差分，对标器件为真差分 |
| B12 | 0 | IO_TE3N_0 | B12 | 0 | PT23B | EF3L15CG256B为伪差分，对标器件为真差分 |
| B13 | 0 | IO_TE2P_0 | B13 | 0 | PT22C | - |
| B14 | 0 | IO_TE1P_0 | B14 | 0 | PT24A | EF3L15CG256B为伪差分，对标器件为真差分 |
| C10 | 0 | IO_L1_0,JTAGEN | C10 | 0 | PT20C | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| C11 | 0 | IO_LE1N_0 | C11 | 0 | PT21B | EF3L15CG256B为伪差分，对标器件为真差分 |
| C12 | 0 | IO_TE3P_0 | C12 | 0 | PT23A | EF3L15CG256B为伪差分，对标器件为真差分 |
| C13 | 0 | IO_L3_0,DONE | C13 | 0 | PT24D | EF3L15CG256B不支持差分，对标器件为伪差分；EF3L15CG256B需要电阻上拉，建议4.7K |
| D10 | 0 | IO_L4P_0 | D10 | 0 | PT20A | - |
| D11 | 0 | IO_TE5N_0 | D11 | 0 | PT21D | - |
| E10 | 0 | IO_L4N_0 | E10 | 0 | PT20B | - |
| E11 | 0 | IO_TE6N_0 | E11 | 0 | PT19D | - |
| F10 | 0 | IO_TE5P_0 | F10 | 0 | PT21C | - |
IO BANK 1
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| B16 | 1 | IO_TE19N_1 | B16 | 1 | PR1D | - |
| C15 | 1 | IO_TE19P_1 | C15 | 1 | PR1C | - |
| C16 | 1 | IO_TE18P_1 | C16 | 1 | PR2C | - |
| D14 | 1 | IO_TE17P_1 | D14 | 1 | PR1A | - |
| D15 | 1 | IO_TE18N_1 | D15 | 1 | PR2D | EF3L15CG256B不支持热插拔 |
| D16 | 1 | IO_TE16P_1 | D16 | 1 | PR2A | - |
| E14 | 1 | IO_TE16N_1 | E14 | 1 | PR2B | - |
| E15 | 1 | IO_TE17N_1 | E15 | 1 | PR1B | - |
| E16 | 1 | IO_TE15P_1 | E16 | 1 | PR3A | EF3L15CG256B不支持热插拔 |
| F12 | 1 | IO_T6_1 | F12 | 1 | PR4C | EF3L15CG256B不支持差分，对标器件为伪差分； |
| EF3L15CG256B不支持热插拔 | ||||||
| F13 | 1 | IO_T5_1,CSN | F13 | 1 | PR3C | EF3L15CG256B不支持差分，对标器件为伪差分； |
| EF3L15CG256B可作为模式配置片选引脚 | ||||||
| F14 | 1 | IO_TE14P_1,DPCLKIO | F14 | 1 | PR4A | EF3L15CG256B可作为快速时钟专用引脚，EF3L15CG256B不支持热插拔 |
| F15 | 1 | IO_TE15N_1 | F15 | 1 | PR3B | EF3L15CG256B不支持热插拔 |
| F16 | 1 | IO_TE14N_1,CSON,DOUT | F16 | 1 | PR4B | EF3L15CG256B可作为配置级联数据输出脚 |
| G11 | 1 | IO_TE11P_1,GCLKIOT_2 | G11 | 1 | PR5C | EF3L15CG256B可作为全局时钟输入脚 |
| G12 | 1 | IO_T4_1 | G12 | 1 | PR3D | EF3L15CG256B不支持差分，对标器件为伪差分； |
| EF3L15CG256B不支持热插拔 | ||||||
| G13 | 1 | IO_T3_1 | G13 | 1 | PR4D | EF3L15CG256B不支持差分，对标器件为伪差分； |
| EF3L15CG256B不支持热插拔 | ||||||
| G14 | 1 | IO_TE13N_1 | G14 | 1 | PR5B | - |
| G15 | 1 | IO_TE13P_1 | G15 | 1 | PR5A | - |
| G16 | 1 | IO_TE8P_1 | G16 | 1 | PR6A | - |
| H11 | 1 | IO_TE10P_1 | H11 | 1 | PR9C | - |
| H12 | 1 | IO_TE11N_1,GCLKIOT_3 | H12 | 1 | PR5D | EF3L15CG256B可作为全局时钟输入脚 |
| H13 | 1 | IO_TE9P_1,USRCLK | H13 | 1 | PR6C | EF3L15CG256B不支持热插拔 |
| H14 | 1 | IO_TE12P_1,GCLKIOT_0 | H14 | 1 | PR7A | - |
| H15 | 1 | IO_TE8N_1 | H15 | 1 | PR6B | - |
| H16 | 1 | IO_TE12N_1,GCLKIOT_1 | H16 | 1 | PR7B | - |
| J11 | 1 | IO_TE1P_1 | J11 | 1 | PR10C | - |
| J12 | 1 | IO_TE9N_1,DPCLKIO | J12 | 1 | PR6D | EF3L15CG256B不支持热插拔 |
| J13 | 1 | IO_TE10N_1 | J13 | 1 | PR9D | - |
| J14 | 1 | IO_TE6N_1 | J14 | 1 | PR7D | - |
| J15 | 1 | IO_TE7P_1 | J15 | 1 | PR9A | - |
| J16 | 1 | IO_TE6P_1 | J16 | 1 | PR7C | - |
| K11 | 1 | IO_TE4P_1 | K11 | 1 | PR12C | - |
| K12 | 1 | IO_TE5N_1 | K12 | 1 | PR11D | - |
| K13 | 1 | IO_TE5P_1 | K13 | 1 | PR11C | - |
| K14 | 1 | IO_TE3P_1 | K14 | 1 | PR10A | - |
| K15 | 1 | IO_TE3N_1 | K15 | 1 | PR10B | - |
| K16 | 1 | IO_TE7N_1 | K16 | 1 | PR9B | - |
| L12 | 1 | IO_TE1N_1 | L12 | 1 | PR10D | - |
| L13 | 1 | IO_TE4N_1 | L13 | 1 | PR12D | - |
| L14 | 1 | IO_TE2N_1,GPLL2IN | L14 | 1 | PR11B | EF3L15CG256B可作为PLL专用引脚 |
| L15 | 1 | IO_T1_1 | L15 | 1 | PR12A | EF3L15CG256B不支持差分，对标器件为伪差分； |
| L16 | 1 | IO_TE2P_1,GPLL2IP | L16 | 1 | PR11A | EF3L15CG256B可作为PLL专用引脚 |
| M16 | 1 | IO_T2_1 | M16 | 1 | PR12B | EF3L15CG256B不支持差分，对标器件为伪差分； |
IO BANK 1, 2
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| L7 | 2 | IO_R2N_2 | L7 | 2 | PB8D | EF3L15CG256B为真差分，对标器件为伪差分 |
| L8 | 2 | IO_R1N_2 | L8 | 2 | PB11D | EF3L15CG256B为真差分，对标器件为伪差分 |
| L9 | 2 | IO_R4N_2 | L9 | 2 | PB12D | EF3L15CG256B为真差分，对标器件为伪差分 |
| M6 | 2 | IO_R1P_2 | M6 | 2 | PB11C | EF3L15CG256B为真差分，对标器件为伪差分 |
| M7 | 2 | IO_R3P_2 | M7 | 2 | PB9C | EF3L15CG256B为真差分，对标器件为伪差分 |
| M8 | 2 | IO_R5P_2 | M8 | 2 | PB16C | EF3L15CG256B为真差分，对标器件为伪差分 |
| M9 | 2 | IO_R6P_2 | M9 | 2 | PB18C | EF3L15CG256B为真差分，对标器件为伪差分 |
| N6 | 2 | IO_R2P_2 | N6 | 2 | PB8C | EF3L15CG256B为真差分，对标器件为伪差分 |
| N7 | 2 | IO_R3N_2 | N7 | 2 | PB9D | EF3L15CG256B为真差分，对标器件为伪差分 |
| N8 | 2 | IO_R4P_2 | N8 | 2 | PB12C | EF3L15CG256B为真差分，对标器件为伪差分 |
| N9 | 2 | IO_R5N_2 | N9 | 2 | PB16D | EF3L15CG256B为真差分，对标器件为伪差分 |
| P4 | 2 | IO_BE3P_2 | P4 | 2 | PB3A | - |
| P5 | 2 | IO_BE5N_2 | P5 | 2 | PB5B | - |
| P6 | 2 | IO_BE6P_2 | P6 | 2 | PB8A | 对标器件输入配置时钟，用于在从SPI模式下配置FPGA。输出配置时钟，用于在SPI和SPIm配置模式下配置FPGA，与EF3L15CG256B不兼容 |
| P7 | 2 | IO_BE7N_2 | P7 | 2 | PB9B | - |
| P8 | 2 | IO_BE8P_2 | P8 | 2 | PB12A | - |
| P9 | 2 | IO_R10N_2,GCLKIOR_3 | P9 | 2 | PB16B | EF3L15CG256B为真差分，对标器件为伪差分 |
| R3 | 2 | IO_BE1N_2 | R3 | 2 | PB3D | - |
| R4 | 2 | IO_BE2N_2 | R4 | 2 | PB6D | - |
| R5 | 2 | IO_BE5P_2 | R5 | 2 | PB5A | 对标器件SPI片选引脚，EF3L15CG256B不支持外接FLASH的主动串行模式 |
| R6 | 2 | IO_BE4N_2 | R6 | 2 | PB6B | - |
| R7 | 2 | IO_BE7P_2 | R7 | 2 | PB9A | - |
| R8 | 2 | IO_R8N_2,GCLKIOR_1 | R8 | 2 | PB11B | EF3L15CG256B为真差分，对标器件为伪差分 |
| R9 | 2 | IO_BE10P_2,D6 | R9 | 2 | PB18A | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| T2 | 2 | IO_BE1P_2 | T2 | 2 | PB3C | - |
| T3 | 2 | IO_BE2P_2 | T3 | 2 | PB6C | - |
| T4 | 2 | IO_BE3N_2 | T4 | 2 | PB3B | - |
| T5 | 2 | IO_BE4P_2 | T5 | 2 | PB6A | - |
| T6 | 2 | IO_BE6N_2 | T6 | 2 | PB8B | 对标器件从SPI串行数据输出和主SPI串行数据输入，与EF3L15CG256B不兼容 |
| T7 | 2 | IO_R8P_2,GCLKIOR_0 | T7 | 2 | PB11A | EF3L15CG256B为真差分，对标器件为伪差分 |
| T8 | 2 | IO_BE8N_2 | T8 | 2 | PB12B | - |
| T9 | 2 | IO_R10P_2,GCLKIOR_2 | T9 | 2 | PB16A | EF3L15CG256B为真差分，对标器件为伪差分 |
| L10 | 2 | IO_R6N_2 | L10 | 2 | PB18D | EF3L15CG256B为真差分，对标器件为伪差分 |
| M10 | 2 | IO_R7P_2 | M10 | 2 | PB21C | EF3L15CG256B为真差分，对标器件为伪差分 |
| M11 | 2 | IO_R9N_2,DPCLKIO | M11 | 2 | PB19D | EF3L15CG256B可作为快速时钟专用引脚，EF3L15CG256B为真差分，对标器件为伪差分 |
| M14 | 2 | IO_BE9P_2 | M14 | 1 | PR13A | EF3L15CG256B为BANK2，对标器件为BANK1 |
| M15 | 2 | IO_BE9N_2 | M15 | 1 | PR13B | EF3L15CG256B为BANK2，对标器件为BANK1 |
| N10 | 2 | IO_R9P_2 | N10 | 2 | PB19C | EF3L15CG256B为真差分，对标器件为伪差分 |
| N11 | 2 | IO_R7N_2 | N11 | 2 | PB21D | EF3L15CG256B为真差分，对标器件为伪差分 |
| N14 | 2 | IO_BE12N_2 | N14 | 1 | PR14B | EF3L15CG256B为BANK2，对标器件为BANK1 |
| N15 | 2 | IO_BE13P_2 | N15 | 1 | PR13C | EF3L15CG256B为BANK2，对标器件为BANK1 |
| N16 | 2 | IO_BE12P_2 | N16 | 1 | PR14A | EF3L15CG256B为BANK2，对标器件为BANK1 |
| P10 | 2 | IO_R11P_2,DPCLKIO | P10 | 2 | PB19A | EF3L15CG256B可作为快速时钟专用引脚，EF3L15CG256B为真差分，对标器件为伪差分 |
| P11 | 2 | IO_R12N_2 | P11 | 2 | PB21B | EF3L15CG256B为真差分，对标器件为伪差分 |
| P12 | 2 | IO_R13P_2 | P12 | 2 | PB24A | EF3L15CG256B为真差分，对标器件为伪差分 |
| P13 | 2 | IO_R15N_2 | P13 | 2 | PB25B | EF3L15CG256B为真差分，对标器件为伪差分； |
| 对标器件从SPI串行数据输入和主SPI串行数据输出，与EF3L15CG256B不兼容 | ||||||
| P15 | 2 | IO_BE11P_2 | P15 | 1 | PR14C | EF3L15CG256B为BANK2，对标器件为BANK1 |
| P16 | 2 | IO_BE13N_2 | P16 | 1 | PR13D | EF3L15CG256B为BANK2，对标器件为BANK1 |
| R10 | 2 | IO_R11N_2 | R10 | 2 | PB19B | EF3L15CG256B为真差分，对标器件为伪差分 |
| R11 | 2 | IO_R14P_2 | R11 | 2 | PB22A | EF3L15CG256B为真差分，对标器件为伪差分 |
| R12 | 2 | IO_R15P_2,SCLK | R12 | 2 | PB25A | EF3L15CG256B为真差分，对标器件为伪差分；EF3L15CG256B从串、从并、主并配置时钟； |
| 对标器件从SPI低电平有效片选输入管脚； | ||||||
| R13 | 2 | IO_R16P_2,GPLL2_OUTP | R13 | 2 | PB22C | EF3L15CG256B为真差分，对标器件为伪差分；EF3L15CG256B为PLL专用引脚 |
| R14 | 2 | IO_R17N_2 | R14 | 2 | PB25D | EF3L15CG256B为真差分，对标器件为伪差分 |
| R16 | 2 | IO_BE11N_2 | R16 | 1 | PR14D | EF3L15CG256B为BANK2，对标器件为BANK1 |
| T10 | 2 | IO_BE10N_2,D7 | T10 | 2 | PB18B | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| T11 | 2 | IO_R12P_2 | T11 | 2 | PB21A | EF3L15CG256B为真差分，对标器件为伪差分 |
| T12 | 2 | IO_R14N_2 | T12 | 2 | PB22B | EF3L15CG256B为真差分，对标器件为伪差分 |
| T13 | 2 | IO_R13N_2 | T13 | 2 | PB24B | EF3L15CG256B为真差分，对标器件为伪差分 |
| T14 | 2 | IO_R16N_2,GPLL2_OUTN | T14 | 2 | PB22D | EF3L15CG256B为真差分，对标器件为伪差分；EF3L15CG256B为PLL专用引脚 |
| T15 | 2 | IO_R17P_2 | T15 | 2 | PB25C | EF3L15CG256B为真差分，对标器件为伪差分 |
IO BANK 3
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| K4 | 3 | IO_BE7P_3 | K4 | 3 | PL11C | - |
| K5 | 3 | IO_BE8P_3 | K5 | 3 | PL12C | - |
| L1 | 3 | IO_BE2P_3,DPCLKIO | L1 | 3 | PL11A | EF3L15CG256B可作为快速时钟专用引脚 |
| L2 | 3 | IO_BE6P_3,D4,GCLKIOB_4 | L2 | 3 | PL12A | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| L3 | 3 | IO_BE2N_3 | L3 | 3 | PL11B | - |
| L4 | 3 | IO_BE8N_3 | L4 | 3 | PL12D | - |
| L5 | 3 | IO_BE7N_3 | L5 | 3 | PL11D | - |
| M1 | 3 | IO_BE6N_3,D5,GCLKIOB_5 | M1 | 3 | PL12B | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| M2 | 3 | IO_BE1P_3 | M2 | 3 | PL14A | - |
| M3 | 3 | IO_BE5P_3 | M3 | 3 | PL13A | - |
| N1 | 3 | IO_BE5N_3 | N1 | 3 | PL13B | - |
| N2 | 3 | IO_BE3P_3 | N2 | 3 | PL13C | - |
| N3 | 3 | IO_BE1N_3 | N3 | 3 | PL14B | - |
| P1 | 3 | IO_BE3N_3 | P1 | 3 | PL13D | - |
| P2 | 3 | IO_BE4N_3 | P2 | 3 | PL14D | - |
| R1 | 3 | IO_BE4P_3 | R1 | 3 | PL14C | - |
IO BANK 4
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| G1 | 4 | IO_BE1P_4 | G1 | 4 | PL6A | - |
| H1 | 4 | IO_BE2N_4 | H1 | 4 | PL7B | - |
| H2 | 4 | IO_BE1N_4 | H2 | 4 | PL6B | - |
| H3 | 4 | IO_BE2P_4 | H3 | 4 | PL7A | - |
| H4 | 4 | IO_BE5P_4 | H4 | 4 | PL6C | - |
| H5 | 4 | IO_BE6P_4 | H5 | 4 | PL9C | - |
| J1 | 4 | IO_BE8P_4,GCLKIOB_2 | J1 | 4 | PL7C | - |
| J2 | 4 | IO_BE3P_4 | J2 | 4 | PL9A | - |
| J3 | 4 | IO_BE8N_4,GCLKIOB_3 | J3 | 4 | PL7D | - |
| J4 | 4 | IO_BE6N_4 | J4 | 4 | PL9D | - |
| J5 | 4 | IO_BE7P_4,DPCLKIO | J5 | 4 | PL10C | EF3L15CG256B可作为快速时钟专用引脚 |
| J6 | 4 | IO_BE5N_4 | J6 | 4 | PL6D | - |
| K1 | 4 | IO_BE3N_4 | K1 | 4 | PL9B | - |
| K2 | 4 | IO_BE4N_4,D3 | K2 | 4 | PL10B | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| K3 | 4 | IO_BE4P_4,D2 | K3 | 4 | PL10A | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| K6 | 4 | IO_BE7N_4 | K6 | 4 | PL10D | - |
IO BANK 5
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| B1 | 5 | IO_BE1P_5 | B1 | 5 | PL1C | - |
| C1 | 5 | IO_BE2P_5 | C1 | 5 | PL2C | - |
| C2 | 5 | IO_BE1N_5 | C2 | 5 | PL1D | - |
| D1 | 5 | IO_BE3N_5 | D1 | 5 | PL1B | 对标器件可作为PLL专用引脚 |
| D2 | 5 | IO_BE2N_5 | D2 | 5 | PL2D | - |
| D3 | 5 | IO_BE3P_5 | D3 | 5 | PL1A | 对标器件可作为PLL专用引脚 |
| E1 | 5 | IO_BE8P_5,GCLKIOB_0 | E1 | 5 | PL3A | - |
| E2 | 5 | IO_BE4P_5 | E2 | 5 | PL2A | 对标器件可作为PLL专用引脚 |
| E3 | 5 | IO_BE4N_5 | E3 | 5 | PL2B | 对标器件可作为PLL专用引脚 |
| F1 | 5 | IO_BE6N_5 | F1 | 5 | PL4B | - |
| F2 | 5 | IO_BE8N_5,GCLKIOB_1 | F2 | 5 | PL3B | - |
| F3 | 5 | IO_BE6P_5 | F3 | 5 | PL4A | - |
| F4 | 5 | IO_BE9P_5 | F4 | 5 | PL3C | - |
| F5 | 5 | IO_BE10P_5 | F5 | 5 | PL5C | - |
| G2 | 5 | IO_BE5P_5,D0 | G2 | 5 | PL5A | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| G3 | 5 | IO_BE5N_5,D1 | G3 | 5 | PL5B | EF3L15CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| G4 | 5 | IO_BE7N_5 | G4 | 5 | PL4D | - |
| G5 | 5 | IO_BE7P_5 | G5 | 5 | PL4C | - |
| G6 | 5 | IO_BE9N_5 | G6 | 5 | PL3D | - |
| H6 | 5 | IO_BE10N_5 | H6 | 5 | PL5D | - |
IO BANK 0, 1, 2, 3, 4, 5
| EF3L15CG256B | LCMXO3-1300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| A1 | - | VCCAUX | A1 | - | VCC | - |
| A2 | - | VCCAUX | A2 | 3 | NC | 对标器件为空脚 |
| B2 | - | GND | B2 | - | GND | - |
| C3 | - | GND | C3 | - | GND | - |
| D4 | - | GND | D4 | - | GND | - |
| D5 | - | VCCIO0 | D5 | 0 | VCCIO0 | - |
| E4 | - | VCCIO5 | E4 | 5 | VCCIO5 | - |
| E5 | - | GND | E5 | - | GND | - |
| F6 | - | GND | F6 | - | GND | - |
| G7 | - | VCCAUX | G7 | - | VCC | - |
| G8 | - | VCCIO0 | G8 | 0 | VCCIO0 | - |
| G9 | - | VCCIO0 | G9 | 0 | VCCIO0 | - |
| H7 | - | VCCIO4 | H7 | 4 | VCCIO4 | - |
| H8 | - | GND | H8 | - | GND | - |
| H9 | - | GND | H9 | - | GND | - |
| J7 | - | VCCIO4 | J7 | 4 | VCCIO4 | - |
| J8 | - | GND | J8 | - | GND | - |
| J9 | - | GND | J9 | - | GND | - |
| K7 | - | VCCAUX | K7 | - | VCC | - |
| K8 | - | VCCIO2 | K8 | 2 | VCCIO2 | - |
| K9 | - | VCCIO2 | K9 | 2 | VCCIO2 | - |
| L6 | - | GND | L6 | - | GND | - |
| M4 | - | VCCIO3 | M4 | 3 | VCCIO3 | - |
| M5 | - | GND | M5 | - | GND | - |
| N4 | - | GND | N4 | - | GND | - |
| N5 | - | VCCIO2 | N5 | 2 | VCCIO2 | - |
| P3 | - | GND | P3 | - | GND | - |
| R2 | - | GND | R2 | - | GND | - |
| T1 | - | VCCAUX | T1 | - | VCC | - |
| A16 | - | VCCAUX | A16 | - | VCC | - |
| B15 | - | GND | B15 | - | GND | - |
| C14 | - | GND | C14 | - | GND | - |
| D12 | - | VCCIO0 | D12 | 0 | VCCIO0 | - |
| D13 | - | GND | D13 | - | GND | - |
| E12 | - | GND | E12 | - | GND | - |
| E13 | - | VCCIO1 | E13 | 1 | VCCIO1 | EF3L15CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| F11 | - | GND | F11 | - | GND | - |
| G10 | - | VCCAUX | G10 | - | VCC | - |
| H10 | - | VCCIO1 | H10 | 1 | VCCIO1 | EF3L15CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| J10 | - | VCCIO1 | J10 | 1 | VCCIO1 | EF3L15CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| K10 | - | VCCAUX | K10 | - | VCC | - |
| L11 | - | GND_PLL | L11 | - | GND | EF3L15CG256B为PLL_GND |
| M12 | - | GND | M12 | - | GND | - |
| M13 | - | VCCIO1 | M13 | 1 | VCCIO1 | EF3L15CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| N12 | - | VCCIO2 | N12 | 2 | VCCIO2 | - |
| N13 | - | GND | N13 | - | GND | - |
| P14 | - | GND | P14 | - | GND | - |
| R15 | - | GND | R15 | - | GND | - |
| T16 | - | VCCAUX | T16 | - | VCC | - |
EF3L25CG256B&LCMXO3-2100 BGA256
芯片对比: EF3L25CG256B VS LCMXO3-2100-256pin（caBGA256）
IO BANK 0
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| A3 | 0 | IO_L15P_0 | A3 | 0 | PT11C | EF3L25CG256B为真差分，对标器件为伪差分 |
| A4 | 0 | IO_L13P_0 | A4 | 0 | PT10A | - |
| A5 | 0 | IO_L8P_0 | A5 | 0 | PT11A | - |
| A6 | 0 | IO_L5_0,TDI | A6 | 0 | PT12D | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| A7 | 0 | IO_L8_0,TCK | A7 | 0 | PT16C | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻下拉，建议4.7K |
| A8 | 0 | IO_L9N_0,GCLKIOL_3 | A8 | 0 | PT17B | EF3L25CG256B不支持热插拔 |
| A9 | 0 | IO_L7P_0,GCLKIOL_0 | A9 | 0 | PT18C | EF3L25CG256B为真差分，对标器件为伪差分； |
| EF3L25CG256B不支持IIC，EF3L25CG256B不支持热插拔 | ||||||
| B3 | 0 | IO_L9_0 | B3 | 0 | PT9C | - |
| B4 | 0 | IO_L15N_0 | B4 | 0 | PT11D | EF3L25CG256B为真差分，对标器件为伪差分 |
| B5 | 0 | IO_L14N_0 | B5 | 0 | PT9B | - |
| B6 | 0 | IO_L8N_0 | B6 | 0 | PT11B | - |
| B7 | 0 | IO_L10P_0 | B7 | 0 | PT13A | - |
| B8 | 0 | IO_L6_0,TMS | B8 | 0 | PT16D | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| B9 | 0 | IO_L2P_0 | B9 | 0 | PT19A | - |
| C4 | 0 | IO_L14P_0 | C4 | 0 | PT9A | - |
| C5 | 0 | IO_L13N_0 | C5 | 0 | PT10B | - |
| C6 | 0 | IO_L7_0,TDO | C6 | 0 | PT12C | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| C7 | 0 | IO_L10N_0 | C7 | 0 | PT13B | - |
| C8 | 0 | IO_L9P_0,GCLKIOL_2 | C8 | 0 | PT17A | EF3L25CG256B不支持热插拔 |
| C9 | 0 | IO_L7N_0,GCLKIOL_1 | C9 | 0 | PT18D | EF3L25CG256B为真差分，对标器件为伪差分； |
| EF3L25CG256B不支持IIC，EF3L25CG256B不支持热插拔 | ||||||
| D6 | 0 | IO_L12P_0 | D6 | 0 | PT12A | - |
| D7 | 0 | IO_L11N_0 | D7 | 0 | PT13D | EF3L25CG256B为真差分，对标器件为伪差分 |
| D8 | 0 | IO_L6P_0 | D8 | 0 | PT17C | EF3L25CG256B为真差分，对标器件为伪差分 |
| D9 | 0 | IO_L3N_0 | D9 | 0 | PT18B | EF3L25CG256B不支持热插拔 |
| E6 | 0 | IO_L11P_0,DPCLKIO | E6 | 0 | PT13C | EF3L25CG256B为真差分，对标器件为伪差分，EF3L25CG256B可作为快速时钟专用引脚 |
| E7 | 0 | IO_L12N_0 | E7 | 0 | PT12B | - |
| E8 | 0 | IO_L5N_0 | E8 | 0 | PT16B | EF3L25CG256B不支持热插拔 |
| E9 | 0 | IO_L6N_0,DPCLKIO | E9 | 0 | PT17D | EF3L25CG256B为真差分，对标器件为伪差分，EF3L25CG256B可作为快速时钟专用引脚 |
| F7 | 0 | IO_L5P_0 | F7 | 0 | PT16A | EF3L25CG256B不支持热插拔 |
| F8 | 0 | IO_L3P_0 | F8 | 0 | PT18A | EF3L25CG256B不支持热插拔 |
| F9 | 0 | IO_TE6P_0 | F9 | 0 | PT19C | - |
| A10 | 0 | IO_L2N_0 | A10 | 0 | PT19B | - |
| A11 | 0 | IO_LE1P_0 | A11 | 0 | PT21A | EF3L25CG256B为伪差分，对标器件为真差分 |
| A12 | 0 | IO_TE4N_0 | A12 | 0 | PT22B | EF3L25CG256B为伪差分，对标器件为真差分 |
| A13 | 0 | IO_L2_0,INITN | A13 | 0 | PT24C | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| A14 | 0 | IO_TE2N_0 | A14 | 0 | PT22D | - |
| A15 | 0 | IO_TE1N_0 | A15 | 0 | PT24B | EF3L25CG256B为伪差分，对标器件为真差分 |
| B10 | 0 | IO_L4_0,PROGRAMN | B10 | 0 | PT20D | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| B11 | 0 | IO_TE4P_0 | B11 | 0 | PT22A | EF3L25CG256B为伪差分，对标器件为真差分 |
| B12 | 0 | IO_TE3N_0 | B12 | 0 | PT23B | EF3L25CG256B为伪差分，对标器件为真差分 |
| B13 | 0 | IO_TE2P_0 | B13 | 0 | PT22C | - |
| B14 | 0 | IO_TE1P_0 | B14 | 0 | PT24A | EF3L25CG256B为伪差分，对标器件为真差分 |
| C10 | 0 | IO_L1_0,JTAGEN | C10 | 0 | PT20C | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| C11 | 0 | IO_LE1N_0 | C11 | 0 | PT21B | EF3L25CG256B为伪差分，对标器件为真差分 |
| C12 | 0 | IO_TE3P_0 | C12 | 0 | PT23A | EF3L25CG256B为伪差分，对标器件为真差分 |
| C13 | 0 | IO_L3_0,DONE | C13 | 0 | PT24D | EF3L25CG256B不支持差分，对标器件为伪差分；EF3L25CG256B需要电阻上拉，建议4.7K |
| D10 | 0 | IO_L4P_0 | D10 | 0 | PT20A | - |
| D11 | 0 | IO_TE5N_0 | D11 | 0 | PT21D | - |
| E10 | 0 | IO_L4N_0 | E10 | 0 | PT20B | - |
| E11 | 0 | IO_TE6N_0 | E11 | 0 | PT19D | - |
| F10 | 0 | IO_TE5P_0 | F10 | 0 | PT21C | - |
IO BANK 1
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| B16 | 1 | IO_TE19N_1 | B16 | 1 | PR1D | - |
| C15 | 1 | IO_TE19P_1 | C15 | 1 | PR1C | - |
| C16 | 1 | IO_TE18P_1 | C16 | 1 | PR2C | - |
| D14 | 1 | IO_TE17P_1 | D14 | 1 | PR1A | - |
| D15 | 1 | IO_TE18N_1 | D15 | 1 | PR2D | EF3L25CG256B不支持热插拔 |
| D16 | 1 | IO_TE16P_1 | D16 | 1 | PR2A | - |
| E14 | 1 | IO_TE16N_1 | E14 | 1 | PR2B | - |
| E15 | 1 | IO_TE17N_1 | E15 | 1 | PR1B | - |
| E16 | 1 | IO_TE15P_1 | E16 | 1 | PR3A | EF3L25CG256B不支持热插拔 |
| F12 | 1 | IO_T6_1 | F12 | 1 | PR4C | EF3L25CG256B不支持差分，对标器件为伪差分； |
| EF3L25CG256B不支持热插拔 | ||||||
| F13 | 1 | IO_T5_1,CSN | F13 | 1 | PR3C | EF3L25CG256B不支持差分，对标器件为伪差分； |
| EF3L25CG256B可作为模式配置片选引脚 | ||||||
| F14 | 1 | IO_TE14P_1,DPCLKIO | F14 | 1 | PR4A | EF3L25CG256B可作为快速时钟专用引脚，EF3L25CG256B不支持热插拔 |
| F15 | 1 | IO_TE15N_1 | F15 | 1 | PR3B | EF3L25CG256B不支持热插拔 |
| F16 | 1 | IO_TE14N_1,CSON,DOUT | F16 | 1 | PR4B | EF3L25CG256B可作为配置级联数据输出脚 |
| G11 | 1 | IO_TE11P_1,GCLKIOT_2 | G11 | 1 | PR5C | EF3L25CG256B可作为全局时钟输入脚 |
| G12 | 1 | IO_T4_1 | G12 | 1 | PR3D | EF3L25CG256B不支持差分，对标器件为伪差分； |
| EF3L25CG256B不支持热插拔 | ||||||
| G13 | 1 | IO_T3_1 | G13 | 1 | PR4D | EF3L25CG256B不支持差分，对标器件为伪差分； |
| EF3L25CG256B不支持热插拔 | ||||||
| G14 | 1 | IO_TE13N_1 | G14 | 1 | PR5B | - |
| G15 | 1 | IO_TE13P_1 | G15 | 1 | PR5A | - |
| G16 | 1 | IO_TE8P_1 | G16 | 1 | PR6A | - |
| H11 | 1 | IO_TE10P_1 | H11 | 1 | PR9C | - |
| H12 | 1 | IO_TE11N_1,GCLKIOT_3 | H12 | 1 | PR5D | EF3L25CG256B可作为全局时钟输入脚 |
| H13 | 1 | IO_TE9P_1,USRCLK | H13 | 1 | PR6C | EF3L25CG256B不支持热插拔 |
| H14 | 1 | IO_TE12P_1,GCLKIOT_0 | H14 | 1 | PR7A | - |
| H15 | 1 | IO_TE8N_1 | H15 | 1 | PR6B | - |
| H16 | 1 | IO_TE12N_1,GCLKIOT_1 | H16 | 1 | PR7B | - |
| J11 | 1 | IO_TE1P_1 | J11 | 1 | PR10C | - |
| J12 | 1 | IO_TE9N_1,DPCLKIO | J12 | 1 | PR6D | EF3L25CG256B不支持热插拔 |
| J13 | 1 | IO_TE10N_1 | J13 | 1 | PR9D | - |
| J14 | 1 | IO_TE6N_1 | J14 | 1 | PR7D | - |
| J15 | 1 | IO_TE7P_1 | J15 | 1 | PR9A | - |
| J16 | 1 | IO_TE6P_1 | J16 | 1 | PR7C | - |
| K11 | 1 | IO_TE4P_1 | K11 | 1 | PR12C | - |
| K12 | 1 | IO_TE5N_1 | K12 | 1 | PR11D | - |
| K13 | 1 | IO_TE5P_1 | K13 | 1 | PR11C | - |
| K14 | 1 | IO_TE3P_1 | K14 | 1 | PR10A | - |
| K15 | 1 | IO_TE3N_1 | K15 | 1 | PR10B | - |
| K16 | 1 | IO_TE7N_1 | K16 | 1 | PR9B | - |
| L12 | 1 | IO_TE1N_1 | L12 | 1 | PR10D | - |
| L13 | 1 | IO_TE4N_1 | L13 | 1 | PR12D | - |
| L14 | 1 | IO_TE2N_1,GPLL2IN | L14 | 1 | PR11B | EF3L25CG256B可作为PLL专用引脚 |
| L15 | 1 | IO_T1_1 | L15 | 1 | PR12A | EF3L25CG256B不支持差分，对标器件为伪差分； |
| L16 | 1 | IO_TE2P_1,GPLL2IP | L16 | 1 | PR11A | EF3L25CG256B可作为PLL专用引脚 |
| M16 | 1 | IO_T2_1 | M16 | 1 | PR12B | EF3L25CG256B不支持差分，对标器件为伪差分； |
IO BANK 1, 2
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| L7 | 2 | IO_R2N_2 | L7 | 2 | PB8D | EF3L25CG256B为真差分，对标器件为伪差分 |
| L8 | 2 | IO_R1N_2 | L8 | 2 | PB11D | EF3L25CG256B为真差分，对标器件为伪差分 |
| L9 | 2 | IO_R4N_2 | L9 | 2 | PB12D | EF3L25CG256B为真差分，对标器件为伪差分 |
| M6 | 2 | IO_R1P_2 | M6 | 2 | PB11C | EF3L25CG256B为真差分，对标器件为伪差分 |
| M7 | 2 | IO_R3P_2 | M7 | 2 | PB9C | EF3L25CG256B为真差分，对标器件为伪差分 |
| M8 | 2 | IO_R5P_2 | M8 | 2 | PB16C | EF3L25CG256B为真差分，对标器件为伪差分 |
| M9 | 2 | IO_R6P_2 | M9 | 2 | PB18C | EF3L25CG256B为真差分，对标器件为伪差分 |
| N6 | 2 | IO_R2P_2 | N6 | 2 | PB8C | EF3L25CG256B为真差分，对标器件为伪差分 |
| N7 | 2 | IO_R3N_2 | N7 | 2 | PB9D | EF3L25CG256B为真差分，对标器件为伪差分 |
| N8 | 2 | IO_R4P_2 | N8 | 2 | PB12C | EF3L25CG256B为真差分，对标器件为伪差分 |
| N9 | 2 | IO_R5N_2 | N9 | 2 | PB16D | EF3L25CG256B为真差分，对标器件为伪差分 |
| P4 | 2 | IO_BE3P_2 | P4 | 2 | PB3A | - |
| P5 | 2 | IO_BE5N_2 | P5 | 2 | PB5B | - |
| P6 | 2 | IO_BE6P_2 | P6 | 2 | PB8A | 对标器件输入配置时钟，用于在从SPI模式下配置FPGA。输出配置时钟，用于在SPI和SPIm配置模式下配置FPGA，与EF3L25CG256B不兼容 |
| P7 | 2 | IO_BE7N_2 | P7 | 2 | PB9B | - |
| P8 | 2 | IO_BE8P_2 | P8 | 2 | PB12A | - |
| P9 | 2 | IO_R10N_2,GCLKIOR_3 | P9 | 2 | PB16B | EF3L25CG256B为真差分，对标器件为伪差分 |
| R3 | 2 | IO_BE1N_2 | R3 | 2 | PB3D | - |
| R4 | 2 | IO_BE2N_2 | R4 | 2 | PB6D | - |
| R5 | 2 | IO_BE5P_2 | R5 | 2 | PB5A | 对标器件SPI片选引脚，EF3L25CG256B不支持外接FLASH的主动串行模式 |
| R6 | 2 | IO_BE4N_2 | R6 | 2 | PB6B | - |
| R7 | 2 | IO_BE7P_2 | R7 | 2 | PB9A | - |
| R8 | 2 | IO_R8N_2,GCLKIOR_1 | R8 | 2 | PB11B | EF3L25CG256B为真差分，对标器件为伪差分 |
| R9 | 2 | IO_BE10P_2,D6 | R9 | 2 | PB18A | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| T2 | 2 | IO_BE1P_2 | T2 | 2 | PB3C | - |
| T3 | 2 | IO_BE2P_2 | T3 | 2 | PB6C | - |
| T4 | 2 | IO_BE3N_2 | T4 | 2 | PB3B | - |
| T5 | 2 | IO_BE4P_2 | T5 | 2 | PB6A | - |
| T6 | 2 | IO_BE6N_2 | T6 | 2 | PB8B | 对标器件从SPI串行数据输出和主SPI串行数据输入，与EF3L25CG256B不兼容 |
| T7 | 2 | IO_R8P_2,GCLKIOR_0 | T7 | 2 | PB11A | EF3L25CG256B为真差分，对标器件为伪差分 |
| T8 | 2 | IO_BE8N_2 | T8 | 2 | PB12B | - |
| T9 | 2 | IO_R10P_2,GCLKIOR_2 | T9 | 2 | PB16A | EF3L25CG256B为真差分，对标器件为伪差分 |
| L10 | 2 | IO_R6N_2 | L10 | 2 | PB18D | EF3L25CG256B为真差分，对标器件为伪差分 |
| M10 | 2 | IO_R7P_2 | M10 | 2 | PB21C | EF3L25CG256B为真差分，对标器件为伪差分 |
| M11 | 2 | IO_R9N_2,DPCLKIO | M11 | 2 | PB19D | EF3L25CG256B可作为快速时钟专用引脚，EF3L25CG256B为真差分，对标器件为伪差分 |
| M14 | 2 | IO_BE9P_2 | M14 | 1 | PR13A | EF3L25CG256B为BANK2，对标器件为BANK1 |
| M15 | 2 | IO_BE9N_2 | M15 | 1 | PR13B | EF3L25CG256B为BANK2，对标器件为BANK1 |
| N10 | 2 | IO_R9P_2 | N10 | 2 | PB19C | EF3L25CG256B为真差分，对标器件为伪差分 |
| N11 | 2 | IO_R7N_2 | N11 | 2 | PB21D | EF3L25CG256B为真差分，对标器件为伪差分 |
| N14 | 2 | IO_BE12N_2 | N14 | 1 | PR14B | EF3L25CG256B为BANK2，对标器件为BANK1 |
| N15 | 2 | IO_BE13P_2 | N15 | 1 | PR13C | EF3L25CG256B为BANK2，对标器件为BANK1 |
| N16 | 2 | IO_BE12P_2 | N16 | 1 | PR14A | EF3L25CG256B为BANK2，对标器件为BANK1 |
| P10 | 2 | IO_R11P_2,DPCLKIO | P10 | 2 | PB19A | EF3L25CG256B可作为快速时钟专用引脚，EF3L25CG256B为真差分，对标器件为伪差分 |
| P11 | 2 | IO_R12N_2 | P11 | 2 | PB21B | EF3L25CG256B为真差分，对标器件为伪差分 |
| P12 | 2 | IO_R13P_2 | P12 | 2 | PB24A | EF3L25CG256B为真差分，对标器件为伪差分 |
| P13 | 2 | IO_R15N_2 | P13 | 2 | PB25B | EF3L25CG256B为真差分，对标器件为伪差分； |
| 对标器件从SPI串行数据输入和主SPI串行数据输出，与EF3L25CG256B不兼容 | ||||||
| P15 | 2 | IO_BE11P_2 | P15 | 1 | PR14C | EF3L25CG256B为BANK2，对标器件为BANK1 |
| P16 | 2 | IO_BE13N_2 | P16 | 1 | PR13D | EF3L25CG256B为BANK2，对标器件为BANK1 |
| R10 | 2 | IO_R11N_2 | R10 | 2 | PB19B | EF3L25CG256B为真差分，对标器件为伪差分 |
| R11 | 2 | IO_R14P_2 | R11 | 2 | PB22A | EF3L25CG256B为真差分，对标器件为伪差分 |
| R12 | 2 | IO_R15P_2,SCLK | R12 | 2 | PB25A | EF3L25CG256B为真差分，对标器件为伪差分；EF3L25CG256B从串、从并、主并配置时钟； |
| 对标器件从SPI低电平有效片选输入管脚； | ||||||
| R13 | 2 | IO_R16P_2,GPLL2_OUTP | R13 | 2 | PB22C | EF3L25CG256B为真差分，对标器件为伪差分；EF3L25CG256B为PLL专用引脚 |
| R14 | 2 | IO_R17N_2 | R14 | 2 | PB25D | EF3L25CG256B为真差分，对标器件为伪差分 |
| R16 | 2 | IO_BE11N_2 | R16 | 1 | PR14D | EF3L25CG256B为BANK2，对标器件为BANK1 |
| T10 | 2 | IO_BE10N_2,D7 | T10 | 2 | PB18B | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| T11 | 2 | IO_R12P_2 | T11 | 2 | PB21A | EF3L25CG256B为真差分，对标器件为伪差分 |
| T12 | 2 | IO_R14N_2 | T12 | 2 | PB22B | EF3L25CG256B为真差分，对标器件为伪差分 |
| T13 | 2 | IO_R13N_2 | T13 | 2 | PB24B | EF3L25CG256B为真差分，对标器件为伪差分 |
| T14 | 2 | IO_R16N_2,GPLL2_OUTN | T14 | 2 | PB22D | EF3L25CG256B为真差分，对标器件为伪差分；EF3L25CG256B为PLL专用引脚 |
| T15 | 2 | IO_R17P_2 | T15 | 2 | PB25C | EF3L25CG256B为真差分，对标器件为伪差分 |
IO BANK 3
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| K4 | 3 | IO_BE7P_3 | K4 | 3 | PL11C | - |
| K5 | 3 | IO_BE8P_3 | K5 | 3 | PL12C | - |
| L1 | 3 | IO_BE2P_3,DPCLKIO | L1 | 3 | PL11A | EF3L25CG256B可作为快速时钟专用引脚 |
| L2 | 3 | IO_BE6P_3,D4,GCLKIOB_4 | L2 | 3 | PL12A | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| L3 | 3 | IO_BE2N_3 | L3 | 3 | PL11B | - |
| L4 | 3 | IO_BE8N_3 | L4 | 3 | PL12D | - |
| L5 | 3 | IO_BE7N_3 | L5 | 3 | PL11D | - |
| M1 | 3 | IO_BE6N_3,D5,GCLKIOB_5 | M1 | 3 | PL12B | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| M2 | 3 | IO_BE1P_3 | M2 | 3 | PL14A | - |
| M3 | 3 | IO_BE5P_3 | M3 | 3 | PL13A | - |
| N1 | 3 | IO_BE5N_3 | N1 | 3 | PL13B | - |
| N2 | 3 | IO_BE3P_3 | N2 | 3 | PL13C | - |
| N3 | 3 | IO_BE1N_3 | N3 | 3 | PL14B | - |
| P1 | 3 | IO_BE3N_3 | P1 | 3 | PL13D | - |
| P2 | 3 | IO_BE4N_3 | P2 | 3 | PL14D | - |
| R1 | 3 | IO_BE4P_3 | R1 | 3 | PL14C | - |
IO BANK 4
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| G1 | 4 | IO_BE1P_4 | G1 | 4 | PL6A | - |
| H1 | 4 | IO_BE2N_4 | H1 | 4 | PL7B | - |
| H2 | 4 | IO_BE1N_4 | H2 | 4 | PL6B | - |
| H3 | 4 | IO_BE2P_4 | H3 | 4 | PL7A | - |
| H4 | 4 | IO_BE5P_4 | H4 | 4 | PL6C | - |
| H5 | 4 | IO_BE6P_4 | H5 | 4 | PL9C | - |
| J1 | 4 | IO_BE8P_4,GCLKIOB_2 | J1 | 4 | PL7C | - |
| J2 | 4 | IO_BE3P_4 | J2 | 4 | PL9A | - |
| J3 | 4 | IO_BE8N_4,GCLKIOB_3 | J3 | 4 | PL7D | - |
| J4 | 4 | IO_BE6N_4 | J4 | 4 | PL9D | - |
| J5 | 4 | IO_BE7P_4,DPCLKIO | J5 | 4 | PL10C | EF3L25CG256B可作为快速时钟专用引脚 |
| J6 | 4 | IO_BE5N_4 | J6 | 4 | PL6D | - |
| K1 | 4 | IO_BE3N_4 | K1 | 4 | PL9B | - |
| K2 | 4 | IO_BE4N_4,D3 | K2 | 4 | PL10B | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| K3 | 4 | IO_BE4P_4,D2 | K3 | 4 | PL10A | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| K6 | 4 | IO_BE7N_4 | K6 | 4 | PL10D | - |
IO BANK 5
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| B1 | 5 | IO_BE1P_5 | B1 | 5 | PL1C | - |
| C1 | 5 | IO_BE2P_5 | C1 | 5 | PL2C | - |
| C2 | 5 | IO_BE1N_5 | C2 | 5 | PL1D | - |
| D1 | 5 | IO_BE3N_5 | D1 | 5 | PL1B | 对标器件可作为PLL专用引脚 |
| D2 | 5 | IO_BE2N_5 | D2 | 5 | PL2D | - |
| D3 | 5 | IO_BE3P_5 | D3 | 5 | PL1A | 对标器件可作为PLL专用引脚 |
| E1 | 5 | IO_BE8P_5,GCLKIOB_0 | E1 | 5 | PL3A | - |
| E2 | 5 | IO_BE4P_5 | E2 | 5 | PL2A | 对标器件可作为PLL专用引脚 |
| E3 | 5 | IO_BE4N_5 | E3 | 5 | PL2B | 对标器件可作为PLL专用引脚 |
| F1 | 5 | IO_BE6N_5 | F1 | 5 | PL4B | - |
| F2 | 5 | IO_BE8N_5,GCLKIOB_1 | F2 | 5 | PL3B | - |
| F3 | 5 | IO_BE6P_5 | F3 | 5 | PL4A | - |
| F4 | 5 | IO_BE9P_5 | F4 | 5 | PL3C | - |
| F5 | 5 | IO_BE10P_5 | F5 | 5 | PL5C | - |
| G2 | 5 | IO_BE5P_5,D0 | G2 | 5 | PL5A | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| G3 | 5 | IO_BE5N_5,D1 | G3 | 5 | PL5B | EF3L25CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| G4 | 5 | IO_BE7N_5 | G4 | 5 | PL4D | - |
| G5 | 5 | IO_BE7P_5 | G5 | 5 | PL4C | - |
| G6 | 5 | IO_BE9N_5 | G6 | 5 | PL3D | - |
| H6 | 5 | IO_BE10N_5 | H6 | 5 | PL5D | - |
IO BANK 0, 1, 2, 3, 4, 5
| EF3L25CG256B | LCMXO3-2100-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| A1 | - | VCCAUX | A1 | - | VCC | - |
| A2 | - | VCCAUX | A2 | 3 | NC | 对标器件为空脚 |
| B2 | - | GND | B2 | - | GND | - |
| C3 | - | GND | C3 | - | GND | - |
| D4 | - | GND | D4 | - | GND | - |
| D5 | - | VCCIO0 | D5 | 0 | VCCIO0 | - |
| E4 | - | VCCIO5 | E4 | 5 | VCCIO5 | - |
| E5 | - | GND | E5 | - | GND | - |
| F6 | - | GND | F6 | - | GND | - |
| G7 | - | VCCAUX | G7 | - | VCC | - |
| G8 | - | VCCIO0 | G8 | 0 | VCCIO0 | - |
| G9 | - | VCCIO0 | G9 | 0 | VCCIO0 | - |
| H7 | - | VCCIO4 | H7 | 4 | VCCIO4 | - |
| H8 | - | GND | H8 | - | GND | - |
| H9 | - | GND | H9 | - | GND | - |
| J7 | - | VCCIO4 | J7 | 4 | VCCIO4 | - |
| J8 | - | GND | J8 | - | GND | - |
| J9 | - | GND | J9 | - | GND | - |
| K7 | - | VCCAUX | K7 | - | VCC | - |
| K8 | - | VCCIO2 | K8 | 2 | VCCIO2 | - |
| K9 | - | VCCIO2 | K9 | 2 | VCCIO2 | - |
| L6 | - | GND | L6 | - | GND | - |
| M4 | - | VCCIO3 | M4 | 3 | VCCIO3 | - |
| M5 | - | GND | M5 | - | GND | - |
| N4 | - | GND | N4 | - | GND | - |
| N5 | - | VCCIO2 | N5 | 2 | VCCIO2 | - |
| P3 | - | GND | P3 | - | GND | - |
| R2 | - | GND | R2 | - | GND | - |
| T1 | - | VCCAUX | T1 | - | VCC | - |
| A16 | - | VCCAUX | A16 | - | VCC | - |
| B15 | - | GND | B15 | - | GND | - |
| C14 | - | GND | C14 | - | GND | - |
| D12 | - | VCCIO0 | D12 | 0 | VCCIO0 | - |
| D13 | - | GND | D13 | - | GND | - |
| E12 | - | GND | E12 | - | GND | - |
| E13 | - | VCCIO1 | E13 | 1 | VCCIO1 | EF3L25CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| F11 | - | GND | F11 | - | GND | - |
| G10 | - | VCCAUX | G10 | - | VCC | - |
| H10 | - | VCCIO1 | H10 | 1 | VCCIO1 | EF3L25CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| J10 | - | VCCIO1 | J10 | 1 | VCCIO1 | EF3L25CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| K10 | - | VCCAUX | K10 | - | VCC | - |
| L11 | - | GND_PLL | L11 | - | GND | EF3L25CG256B为PLL_GND |
| M12 | - | GND | M12 | - | GND | - |
| M13 | - | VCCIO1 | M13 | 1 | VCCIO1 | EF3L25CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| N12 | - | VCCIO2 | N12 | 2 | VCCIO2 | - |
| N13 | - | GND | N13 | - | GND | - |
| P14 | - | GND | P14 | - | GND | - |
| R15 | - | GND | R15 | - | GND | - |
| T16 | - | VCCAUX | T16 | - | VCC | - |
EF3L45CG256B&LCMXO3-4300 BGA256
芯片对比: EF3L45CG256B VS LCMXO3-4300-256pin（caBGA256）
IO BANK 0
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| A3 | 0 | IO_L15P_0 | A3 | 0 | PT12A | EF3L45CG256B为真差分，对标器件为伪差分 |
| A4 | 0 | IO_L13P_0 | A4 | 0 | PT10A | - |
| A5 | 0 | IO_L8P_0 | A5 | 0 | PT11A | - |
| A6 | 0 | IO_L5_0,TDI | A6 | 0 | PT13D | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| A7 | 0 | IO_L8_0,TCK | A7 | 0 | PT15C | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻下拉，建议4.7K |
| A8 | 0 | IO_L9N_0,GCLKIOL_3 | A8 | 0 | PT18B | EF3L45CG256B不支持热插拔 |
| A9 | 0 | IO_L7P_0,GCLKIOL_0 | A9 | 0 | PT20C | EF3L45CG256B为真差分，对标器件为伪差分； |
| EF3L45CG256B不支持IIC，EF3L45CG256B不支持热插拔 | ||||||
| B3 | 0 | IO_L9_0 | B3 | 0 | PT9C | - |
| B4 | 0 | IO_L15N_0 | B4 | 0 | PT12B | EF3L45CG256B为真差分，对标器件为伪差分 |
| B5 | 0 | IO_L14N_0 | B5 | 0 | PT9B | - |
| B6 | 0 | IO_L8N_0 | B6 | 0 | PT11B | - |
| B7 | 0 | IO_L10P_0 | B7 | 0 | PT14A | - |
| B8 | 0 | IO_L6_0,TMS | B8 | 0 | PT15D | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| B9 | 0 | IO_L2P_0 | B9 | 0 | PT21A | - |
| C4 | 0 | IO_L14P_0 | C4 | 0 | PT9A | - |
| C5 | 0 | IO_L13N_0 | C5 | 0 | PT10B | - |
| C6 | 0 | IO_L7_0,TDO | C6 | 0 | PT13C | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| C7 | 0 | IO_L10N_0 | C7 | 0 | PT14B | - |
| C8 | 0 | IO_L9P_0,GCLKIOL_2 | C8 | 0 | PT18A | EF3L45CG256B不支持热插拔 |
| C9 | 0 | IO_L7N_0,GCLKIOL_1 | C9 | 0 | PT20D | EF3L45CG256B为真差分，对标器件为伪差分； |
| EF3L45CG256B不支持IIC，EF3L45CG256B不支持热插拔 | ||||||
| D6 | 0 | IO_L12P_0 | D6 | 0 | PT13A | - |
| D7 | 0 | IO_L11N_0 | D7 | 0 | PT14D | EF3L45CG256B为真差分，对标器件为伪差分 |
| D8 | 0 | IO_L6P_0 | D8 | 0 | PT19A | - |
| D9 | 0 | IO_L3N_0 | D9 | 0 | PT20B | EF3L45CG256B不支持热插拔 |
| E6 | 0 | IO_L11P_0,DPCLKIO | E6 | 0 | PT14C | EF3L45CG256B为真差分，对标器件为伪差分，EF3L45CG256B可作为快速时钟专用引脚 |
| E7 | 0 | IO_L12N_0 | E7 | 0 | PT13B | - |
| E8 | 0 | IO_L5N_0 | E8 | 0 | PT15B | EF3L45CG256B不支持热插拔 |
| E9 | 0 | IO_L6N_0,DPCLKIO | E9 | 0 | PT19B | EF3L45CG256B可作为快速时钟专用引脚 |
| F7 | 0 | IO_L5P_0 | F7 | 0 | PT15A | EF3L45CG256B不支持热插拔 |
| F8 | 0 | IO_L3P_0 | F8 | 0 | PT20A | EF3L45CG256B不支持热插拔 |
| F9 | 0 | IO_TE6P_0 | F9 | 0 | PT22A | EF3L45CG256B为伪差分，对标器件为真差分 |
| A10 | 0 | IO_L2N_0 | A10 | 0 | PT21B | - |
| A11 | 0 | IO_LE1P_0 | A11 | 0 | PT24A | EF3L45CG256B为伪差分，对标器件为真差分 |
| A12 | 0 | IO_TE4N_0 | A12 | 0 | PT25B | EF3L45CG256B为伪差分，对标器件为真差分 |
| A13 | 0 | IO_L2_0,INITN | A13 | 0 | PT28C | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| A14 | 0 | IO_TE2N_0 | A14 | 0 | PT26B | EF3L45CG256B为伪差分，对标器件为真差分 |
| A15 | 0 | IO_TE1N_0 | A15 | 0 | PT28B | EF3L45CG256B为伪差分，对标器件为真差分 |
| B10 | 0 | IO_L4_0,PROGRAMN | B10 | 0 | PT23D | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| B11 | 0 | IO_TE4P_0 | B11 | 0 | PT25A | EF3L45CG256B为伪差分，对标器件为真差分 |
| B12 | 0 | IO_TE3N_0 | B12 | 0 | PT27B | EF3L45CG256B为伪差分，对标器件为真差分 |
| B13 | 0 | IO_TE2P_0 | B13 | 0 | PT26A | EF3L45CG256B为伪差分，对标器件为真差分 |
| B14 | 0 | IO_TE1P_0 | B14 | 0 | PT28A | EF3L45CG256B为伪差分，对标器件为真差分 |
| C10 | 0 | IO_L1_0,JTAGEN | C10 | 0 | PT23C | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| C11 | 0 | IO_LE1N_0 | C11 | 0 | PT24B | EF3L45CG256B为伪差分，对标器件为真差分 |
| C12 | 0 | IO_TE3P_0 | C12 | 0 | PT27A | EF3L45CG256B为伪差分，对标器件为真差分 |
| C13 | 0 | IO_L3_0,DONE | C13 | 0 | PT28D | EF3L45CG256B不支持差分，对标器件为伪差分；EF3L45CG256B需要电阻上拉，建议4.7K |
| D10 | 0 | IO_L4P_0 | D10 | 0 | PT23A | - |
| D11 | 0 | IO_TE5N_0 | D11 | 0 | PT24D | - |
| E10 | 0 | IO_L4N_0 | E10 | 0 | PT23B | - |
| E11 | 0 | IO_TE6N_0 | E11 | 0 | PT22B | EF3L45CG256B为伪差分，对标器件为真差分 |
| F10 | 0 | IO_TE5P_0 | F10 | 0 | PT24C | - |
IO BANK 1
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| B16 | 1 | IO_TE19N_1 | B16 | 1 | PR2D | - |
| C15 | 1 | IO_TE19P_1 | C15 | 1 | PR2C | - |
| C16 | 1 | IO_TE18P_1 | C16 | 1 | PR4C | - |
| D14 | 1 | IO_TE17P_1 | D14 | 1 | PR2A | 对标器件可作为PLL专用引脚 |
| D15 | 1 | IO_TE18N_1 | D15 | 1 | PR4D | EF3L45CG256B不支持热插拔 |
| D16 | 1 | IO_TE16P_1 | D16 | 1 | PR3A | 对标器件可作为PLL专用引脚 |
| E14 | 1 | IO_TE16N_1 | E14 | 1 | PR3B | 对标器件可作为PLL专用引脚 |
| E15 | 1 | IO_TE17N_1 | E15 | 1 | PR2B | 对标器件可作为PLL专用引脚 |
| E16 | 1 | IO_TE15P_1 | E16 | 1 | PR5A | EF3L45CG256B不支持热插拔 |
| F12 | 1 | IO_T6_1 | F12 | 1 | PR6C | EF3L45CG256B不支持差分，对标器件为伪差分； |
| EF3L45CG256B不支持热插拔 | ||||||
| F13 | 1 | IO_T5_1,CSN | F13 | 1 | PR5C | EF3L45CG256B不支持差分，对标器件为伪差分； |
| EF3L45CG256B可作为模式配置片选引脚 | ||||||
| F14 | 1 | IO_TE14P_1,DPCLKIO | F14 | 1 | PR6A | EF3L45CG256B可作为快速时钟专用引脚，EF3L45CG256B不支持热插拔 |
| F15 | 1 | IO_TE15N_1 | F15 | 1 | PR5B | EF3L45CG256B不支持热插拔 |
| F16 | 1 | IO_TE14N_1,CSON,DOUT | F16 | 1 | PR6B | EF3L45CG256B可作为配置级联数据输出脚 |
| G11 | 1 | IO_TE11P_1,GCLKIOT_2 | G11 | 1 | PR8C | EF3L45CG256B可作为全局时钟输入脚 |
| G12 | 1 | IO_T4_1 | G12 | 1 | PR5D | EF3L45CG256B不支持差分，对标器件为伪差分； |
| EF3L45CG256B不支持热插拔 | ||||||
| G13 | 1 | IO_T3_1 | G13 | 1 | PR6D | EF3L45CG256B不支持差分，对标器件为伪差分； |
| EF3L45CG256B不支持热插拔 | ||||||
| G14 | 1 | IO_TE13N_1 | G14 | 1 | PR8B | - |
| G15 | 1 | IO_TE13P_1 | G15 | 1 | PR8A | - |
| G16 | 1 | IO_TE8P_1 | G16 | 1 | PR9A | - |
| H11 | 1 | IO_TE10P_1 | H11 | 1 | PR13C | - |
| H12 | 1 | IO_TE11N_1,GCLKIOT_3 | H12 | 1 | PR8D | EF3L45CG256B可作为全局时钟输入脚 |
| H13 | 1 | IO_TE9P_1,USRCLK | H13 | 1 | PR9C | EF3L45CG256B不支持热插拔 |
| H14 | 1 | IO_TE12P_1,GCLKIOT_0 | H14 | 1 | PR10A | - |
| H15 | 1 | IO_TE8N_1 | H15 | 1 | PR9B | - |
| H16 | 1 | IO_TE12N_1,GCLKIOT_1 | H16 | 1 | PR10B | - |
| J11 | 1 | IO_TE1P_1 | J11 | 1 | PR14C | - |
| J12 | 1 | IO_TE9N_1,DPCLKIO | J12 | 1 | PR9D | EF3L45CG256B不支持热插拔 |
| J13 | 1 | IO_TE10N_1 | J13 | 1 | PR13D | - |
| J14 | 1 | IO_TE6N_1 | J14 | 1 | PR10D | - |
| J15 | 1 | IO_TE7P_1 | J15 | 1 | PR13A | - |
| J16 | 1 | IO_TE6P_1 | J16 | 1 | PR10C | - |
| K11 | 1 | IO_TE4P_1 | K11 | 1 | PR16C | - |
| K12 | 1 | IO_TE5N_1 | K12 | 1 | PR15D | - |
| K13 | 1 | IO_TE5P_1 | K13 | 1 | PR15C | - |
| K14 | 1 | IO_TE3P_1 | K14 | 1 | PR14A | - |
| K15 | 1 | IO_TE3N_1 | K15 | 1 | PR14B | - |
| K16 | 1 | IO_TE7N_1 | K16 | 1 | PR13B | - |
| L12 | 1 | IO_TE1N_1 | L12 | 1 | PR14D | - |
| L13 | 1 | IO_TE4N_1 | L13 | 1 | PR16D | - |
| L14 | 1 | IO_TE2N_1,GPLL2IN | L14 | 1 | PR15B | EF3L45CG256B可作为PLL专用引脚 |
| L15 | 1 | IO_T1_1 | L15 | 1 | PR16A | EF3L45CG256B不支持差分，对标器件为伪差分； |
| L16 | 1 | IO_TE2P_1,GPLL2IP | L16 | 1 | PR15A | EF3L45CG256B可作为PLL专用引脚 |
| M16 | 1 | IO_T2_1 | M16 | 1 | PR16B | EF3L45CG256B不支持差分，对标器件为伪差分； |
IO BANK 1, 2
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| L7 | 2 | IO_R2N_2 | L7 | 2 | PB9D | EF3L45CG256B为真差分，对标器件为伪差分 |
| L8 | 2 | IO_R1N_2 | L8 | 2 | PB12B | EF3L45CG256B为真差分，对标器件为伪差分 |
| L9 | 2 | IO_R4N_2 | L9 | 2 | PB15D | EF3L45CG256B为真差分，对标器件为伪差分 |
| M6 | 2 | IO_R1P_2 | M6 | 2 | PB12A | EF3L45CG256B为真差分，对标器件为伪差分 |
| M7 | 2 | IO_R3P_2 | M7 | 2 | PB10C | EF3L45CG256B为真差分，对标器件为伪差分 |
| M8 | 2 | IO_R5P_2 | M8 | 2 | PB18A | EF3L45CG256B为真差分，对标器件为伪差分 |
| M9 | 2 | IO_R6P_2 | M9 | 2 | PB21C | EF3L45CG256B为真差分，对标器件为伪差分 |
| N6 | 2 | IO_R2P_2 | N6 | 2 | PB9C | EF3L45CG256B为真差分，对标器件为伪差分 |
| N7 | 2 | IO_R3N_2 | N7 | 2 | PB10D | EF3L45CG256B为真差分，对标器件为伪差分 |
| N8 | 2 | IO_R4P_2 | N8 | 2 | PB15C | EF3L45CG256B为真差分，对标器件为伪差分 |
| N9 | 2 | IO_R5N_2 | N9 | 2 | PB18B | EF3L45CG256B为真差分，对标器件为伪差分 |
| P4 | 2 | IO_BE3P_2 | P4 | 2 | PB3A | - |
| P5 | 2 | IO_BE5N_2 | P5 | 2 | PB4B | - |
| P6 | 2 | IO_BE6P_2 | P6 | 2 | PB9A | 对标器件输入配置时钟，用于在从SPI模式下配置FPGA。输出配置时钟，用于在SPI和SPIm配置模式下配置FPGA，与EF3L45CG256B不兼容 |
| P7 | 2 | IO_BE7N_2 | P7 | 2 | PB10B | - |
| P8 | 2 | IO_BE8P_2 | P8 | 2 | PB15A | - |
| P9 | 2 | IO_R10N_2,GCLKIOR_3 | P9 | 2 | PB20B | EF3L45CG256B为真差分，对标器件为伪差分 |
| R3 | 2 | IO_BE1N_2 | R3 | 2 | PB3D | - |
| R4 | 2 | IO_BE2N_2 | R4 | 2 | PB6B | - |
| R5 | 2 | IO_BE5P_2 | R5 | 2 | PB4A | 对标器件SPI片选引脚，EF3L45CG256B不支持外接FLASH的主动串行模式 |
| R6 | 2 | IO_BE4N_2 | R6 | 2 | PB7B | - |
| R7 | 2 | IO_BE7P_2 | R7 | 2 | PB10A | - |
| R8 | 2 | IO_R8N_2,GCLKIOR_1 | R8 | 2 | PB13B | EF3L45CG256B为真差分，对标器件为伪差分 |
| R9 | 2 | IO_BE10P_2,D6 | R9 | 2 | PB21A | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| T2 | 2 | IO_BE1P_2 | T2 | 2 | PB3C | - |
| T3 | 2 | IO_BE2P_2 | T3 | 2 | PB6A | - |
| T4 | 2 | IO_BE3N_2 | T4 | 2 | PB3B | - |
| T5 | 2 | IO_BE4P_2 | T5 | 2 | PB7A | - |
| T6 | 2 | IO_BE6N_2 | T6 | 2 | PB9B | 对标器件从SPI串行数据输出和主SPI串行数据输入，与EF3L45CG256B不兼容 |
| T7 | 2 | IO_R8P_2,GCLKIOR_0 | T7 | 2 | PB13A | EF3L45CG256B为真差分，对标器件为伪差分 |
| T8 | 2 | IO_BE8N_2 | T8 | 2 | PB15B | - |
| T9 | 2 | IO_R10P_2,GCLKIOR_2 | T9 | 2 | PB20A | EF3L45CG256B为真差分，对标器件为伪差分 |
| L10 | 2 | IO_R6N_2 | L10 | 2 | PB21D | EF3L45CG256B为真差分，对标器件为伪差分 |
| M10 | 2 | IO_R7P_2 | M10 | 2 | PB24C | EF3L45CG256B为真差分，对标器件为伪差分 |
| M11 | 2 | IO_R9N_2,DPCLKIO | M11 | 2 | PB23D | EF3L45CG256B可作为快速时钟专用引脚，EF3L45CG256B为真差分，对标器件为伪差分 |
| M14 | 2 | IO_BE9P_2 | M14 | 1 | PR18A | EF3L45CG256B为BANK2，对标器件为BANK1 |
| M15 | 2 | IO_BE9N_2 | M15 | 1 | PR18B | EF3L45CG256B为BANK2，对标器件为BANK1 |
| N10 | 2 | IO_R9P_2 | N10 | 2 | PB23C | EF3L45CG256B为真差分，对标器件为伪差分 |
| N11 | 2 | IO_R7N_2 | N11 | 2 | PB24D | EF3L45CG256B为真差分，对标器件为伪差分 |
| N14 | 2 | IO_BE12N_2 | N14 | 1 | PR19B | EF3L45CG256B为BANK2，对标器件为BANK1 |
| N15 | 2 | IO_BE13P_2 | N15 | 1 | PR18C | EF3L45CG256B为BANK2，对标器件为BANK1 |
| N16 | 2 | IO_BE12P_2 | N16 | 1 | PR19A | EF3L45CG256B为BANK2，对标器件为BANK1 |
| P10 | 2 | IO_R11P_2,DPCLKIO | P10 | 2 | PB23A | EF3L45CG256B可作为快速时钟专用引脚，EF3L45CG256B为真差分，对标器件为伪差分 |
| P11 | 2 | IO_R12N_2 | P11 | 2 | PB24B | EF3L45CG256B为真差分，对标器件为伪差分 |
| P12 | 2 | IO_R13P_2 | P12 | 2 | PB29A | EF3L45CG256B为真差分，对标器件为伪差分 |
| P13 | 2 | IO_R15N_2 | P13 | 2 | PB30B | EF3L45CG256B为真差分，对标器件为伪差分； |
| 对标器件从SPI串行数据输入和主SPI串行数据输出，与EF3L45CG256B不兼容 | ||||||
| P15 | 2 | IO_BE11P_2 | P15 | 1 | PR20C | EF3L45CG256B为BANK2，对标器件为BANK1 |
| P16 | 2 | IO_BE13N_2 | P16 | 1 | PR18D | EF3L45CG256B为BANK2，对标器件为BANK1 |
| R10 | 2 | IO_R11N_2 | R10 | 2 | PB23B | EF3L45CG256B为真差分，对标器件为伪差分 |
| R11 | 2 | IO_R14P_2 | R11 | 2 | PB27A | EF3L45CG256B为真差分，对标器件为伪差分 |
| R12 | 2 | IO_R15P_2,SCLK | R12 | 2 | PB30A | EF3L45CG256B为真差分，对标器件为伪差分；EF3L45CG256B从串、从并、主并配置时钟； |
| 对标器件从SPI低电平有效片选输入管脚； | ||||||
| R13 | 2 | IO_R16P_2,GPLL2_OUTP | R13 | 2 | PB26A | EF3L45CG256B为真差分，对标器件为伪差分；EF3L45CG256B为PLL专用引脚 |
| R14 | 2 | IO_R17N_2 | R14 | 2 | PB30D | EF3L45CG256B为真差分，对标器件为伪差分 |
| R16 | 2 | IO_BE11N_2 | R16 | 1 | PR20D | EF3L45CG256B为BANK2，对标器件为BANK1 |
| T10 | 2 | IO_BE10N_2,D7 | T10 | 2 | PB21B | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| T11 | 2 | IO_R12P_2 | T11 | 2 | PB24A | EF3L45CG256B为真差分，对标器件为伪差分 |
| T12 | 2 | IO_R14N_2 | T12 | 2 | PB27B | EF3L45CG256B为真差分，对标器件为伪差分 |
| T13 | 2 | IO_R13N_2 | T13 | 2 | PB29B | EF3L45CG256B为真差分，对标器件为伪差分 |
| T14 | 2 | IO_R16N_2,GPLL2_OUTN | T14 | 2 | PB26B | EF3L45CG256B为真差分，对标器件为伪差分；EF3L45CG256B为PLL专用引脚 |
| T15 | 2 | IO_R17P_2 | T15 | 2 | PB30C | EF3L45CG256B为真差分，对标器件为伪差分 |
IO BANK 3
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| K4 | 3 | IO_BE7P_3 | K4 | 3 | PL16C | - |
| K5 | 3 | IO_BE8P_3 | K5 | 3 | PL17C | - |
| L1 | 3 | IO_BE2P_3,DPCLKIO | L1 | 3 | PL16A | EF3L45CG256B可作为快速时钟专用引脚 |
| L2 | 3 | IO_BE6P_3,D4,GCLKIOB_4 | L2 | 3 | PL17A | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| L3 | 3 | IO_BE2N_3 | L3 | 3 | PL16B | - |
| L4 | 3 | IO_BE8N_3 | L4 | 3 | PL17D | - |
| L5 | 3 | IO_BE7N_3 | L5 | 3 | PL16D | - |
| M1 | 3 | IO_BE6N_3,D5,GCLKIOB_5 | M1 | 3 | PL17B | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| M2 | 3 | IO_BE1P_3 | M2 | 3 | PL20A | - |
| M3 | 3 | IO_BE5P_3 | M3 | 3 | PL19A | - |
| N1 | 3 | IO_BE5N_3 | N1 | 3 | PL19B | - |
| N2 | 3 | IO_BE3P_3 | N2 | 3 | PL18C | - |
| N3 | 3 | IO_BE1N_3 | N3 | 3 | PL20B | - |
| P1 | 3 | IO_BE3N_3 | P1 | 3 | PL18D | - |
| P2 | 3 | IO_BE4N_3 | P2 | 3 | PL20D | - |
| R1 | 3 | IO_BE4P_3 | R1 | 3 | PL20C | - |
IO BANK 4
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| G1 | 4 | IO_BE1P_4 | G1 | 4 | PL9A | - |
| H1 | 4 | IO_BE2N_4 | H1 | 4 | PL10B | - |
| H2 | 4 | IO_BE1N_4 | H2 | 4 | PL9B | - |
| H3 | 4 | IO_BE2P_4 | H3 | 4 | PL10A | - |
| H4 | 4 | IO_BE5P_4 | H4 | 4 | PL9C | - |
| H5 | 4 | IO_BE6P_4 | H5 | 4 | PL13C | - |
| J1 | 4 | IO_BE8P_4,GCLKIOB_2 | J1 | 4 | PL10C | - |
| J2 | 4 | IO_BE3P_4 | J2 | 4 | PL13A | - |
| J3 | 4 | IO_BE8N_4,GCLKIOB_3 | J3 | 4 | PL10D | - |
| J4 | 4 | IO_BE6N_4 | J4 | 4 | PL13D | - |
| J5 | 4 | IO_BE7P_4,DPCLKIO | J5 | 4 | PL14C | EF3L45CG256B可作为快速时钟专用引脚 |
| J6 | 4 | IO_BE5N_4 | J6 | 4 | PL9D | - |
| K1 | 4 | IO_BE3N_4 | K1 | 4 | PL13B | - |
| K2 | 4 | IO_BE4N_4,D3 | K2 | 4 | PL14B | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| K3 | 4 | IO_BE4P_4,D2 | K3 | 4 | PL14A | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| K6 | 4 | IO_BE7N_4 | K6 | 4 | PL14D | - |
IO BANK 5
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| B1 | 5 | IO_BE1P_5 | B1 | 5 | PL2C | - |
| C1 | 5 | IO_BE2P_5 | C1 | 5 | PL4C | - |
| C2 | 5 | IO_BE1N_5 | C2 | 5 | PL2D | - |
| D1 | 5 | IO_BE3N_5 | D1 | 5 | PL3B | 对标器件可作为PLL专用引脚 |
| D2 | 5 | IO_BE2N_5 | D2 | 5 | PL4D | - |
| D3 | 5 | IO_BE3P_5 | D3 | 5 | PL3A | 对标器件可作为PLL专用引脚 |
| E1 | 5 | IO_BE8P_5,GCLKIOB_0 | E1 | 5 | PL6A | - |
| E2 | 5 | IO_BE4P_5 | E2 | 5 | PL4A | 对标器件可作为PLL专用引脚 |
| E3 | 5 | IO_BE4N_5 | E3 | 5 | PL4B | 对标器件可作为PLL专用引脚 |
| F1 | 5 | IO_BE6N_5 | F1 | 5 | PL7B | - |
| F2 | 5 | IO_BE8N_5,GCLKIOB_1 | F2 | 5 | PL6B | - |
| F3 | 5 | IO_BE6P_5 | F3 | 5 | PL7A | - |
| F4 | 5 | IO_BE9P_5 | F4 | 5 | PL6C | - |
| F5 | 5 | IO_BE10P_5 | F5 | 5 | PL8C | - |
| G2 | 5 | IO_BE5P_5,D0 | G2 | 5 | PL8A | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| G3 | 5 | IO_BE5N_5,D1 | G3 | 5 | PL8B | EF3L45CG256B为并行配置数据管脚；对标器件不支持并行加载模式 |
| G4 | 5 | IO_BE7N_5 | G4 | 5 | PL7D | - |
| G5 | 5 | IO_BE7P_5 | G5 | 5 | PL7C | - |
| G6 | 5 | IO_BE9N_5 | G6 | 5 | PL6D | - |
| H6 | 5 | IO_BE10N_5 | H6 | 5 | PL8D | - |
IO BANK 0, 1, 2, 3, 4, 5
| EF3L45CG256B | LCMXO3-4300-256pin（caBGA256） | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| A1 | - | VCCAUX | A1 | - | VCC | - |
| A2 | - | VCCAUX | A2 | 0 | NC | 对标器件为空脚 |
| B2 | - | GND | B2 | - | GND | - |
| C3 | - | GND | C3 | - | GND | - |
| D4 | - | GND | D4 | - | GND | - |
| D5 | - | VCCIO0 | D5 | 0 | VCCIO0 | - |
| E4 | - | VCCIO5 | E4 | 5 | VCCIO5 | - |
| E5 | - | GND | E5 | - | GND | - |
| F6 | - | GND | F6 | - | GND | - |
| G7 | - | VCCAUX | G7 | - | VCC | - |
| G8 | - | VCCIO0 | G8 | 0 | VCCIO0 | - |
| G9 | - | VCCIO0 | G9 | 0 | VCCIO0 | - |
| H7 | - | VCCIO4 | H7 | 4 | VCCIO4 | - |
| H8 | - | GND | H8 | - | GND | - |
| H9 | - | GND | H9 | - | GND | - |
| J7 | - | VCCIO4 | J7 | 4 | VCCIO4 | - |
| J8 | - | GND | J8 | - | GND | - |
| J9 | - | GND | J9 | - | GND | - |
| K7 | - | VCCAUX | K7 | - | VCC | - |
| K8 | - | VCCIO2 | K8 | 2 | VCCIO2 | - |
| K9 | - | VCCIO2 | K9 | 2 | VCCIO2 | - |
| L6 | - | GND | L6 | - | GND | - |
| M4 | - | VCCIO3 | M4 | 3 | VCCIO3 | - |
| M5 | - | GND | M5 | - | GND | - |
| N4 | - | GND | N4 | - | GND | - |
| N5 | - | VCCIO2 | N5 | 2 | VCCIO2 | - |
| P3 | - | GND | P3 | - | GND | - |
| R2 | - | GND | R2 | - | GND | - |
| T1 | - | VCCAUX | T1 | - | VCC | - |
| A16 | - | VCCAUX | A16 | - | VCC | - |
| B15 | - | GND | B15 | - | GND | - |
| C14 | - | GND | C14 | - | GND | - |
| D12 | - | VCCIO0 | D12 | 0 | VCCIO0 | - |
| D13 | - | GND | D13 | - | GND | - |
| E12 | - | GND | E12 | - | GND | - |
| E13 | - | VCCIO1 | E13 | 1 | VCCIO1 | EF3L45CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| F11 | - | GND | F11 | - | GND | - |
| G10 | - | VCCAUX | G10 | - | VCC | - |
| H10 | - | VCCIO1 | H10 | 1 | VCCIO1 | EF3L45CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| J10 | - | VCCIO1 | J10 | 1 | VCCIO1 | EF3L45CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| K10 | - | VCCAUX | K10 | - | VCC | - |
| L11 | - | GND_PLL | L11 | - | GND | EF3L45CG256B为PLL_GND |
| M12 | - | GND | M12 | - | GND | - |
| M13 | - | VCCIO1 | M13 | 1 | VCCIO1 | EF3L45CG256B器件内部FLASH与BANK1相连，在使用时，BANK1电压不应低于2.5V |
| N12 | - | VCCIO2 | N12 | 2 | VCCIO2 | - |
| N13 | - | GND | N13 | - | GND | - |
| P14 | - | GND | P14 | - | GND | - |
| R15 | - | GND | R15 | - | GND | - |
| T16 | - | VCCAUX | T16 | - | VCC | - |