484封装硬件做板差异点
芯片对比: DR1M90/DR1V90 VS DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)
IO BANK 0, 1, 2, 5, 7, 9, 10, 13, 14, 15, 16, 19, 23, 25, 26, 28, 31, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 52 | 1 | IO_L15N_11 | HRE | 15 | - | - |
| 278 | 1 | PS_IO1_200 | PSIO | 1 | - | - |
| 281 | 1 | PS_DDR_DQ0_203 | DDR | 0 | - | DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ0必须链接到颗粒的DQ0，否则需要在IP中设置board delay |
| 285 | 1 | PS_DDR_DM0_203 | DDR | 0 | - | - |
| 289 | 1 | PS_DDR_DQ5_203 | DDR | 5 | - | - |
| 291 | 1 | PS_DDR_DQ7_203 | DDR | 7 | - | - |
| 293 | 1 | PS_DDR_DQ9_203 | DDR | 9 | - | - |
| 294 | 1 | PS_DDR_DQ10_203 | DDR | 10 | - | - |
| 300 | 1 | PS_DDR_DQ13_203 | DDR | 13 | - | - |
| 301 | 1 | PS_DDR_DQ14_203 | DDR | 14 | - | - |
| 331 | 1 | PS_DDR_DQ16_203 | DDR | 16 | - | DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ16必须链接到颗粒的DQ16，否则需要在IP中设置board delay |
| 334 | 1 | PS_DDR_DQ19_203 | DDR | 19 | - | - |
| 335 | 1 | PS_DDR_DM2_203 | DDR | 2 | - | - |
| 341 | 1 | PS_DDR_DQ23_203 | DDR | 23 | - | - |
| 343 | 1 | PS_DDR_DQ25_203 | DDR | 25 | - | - |
| 344 | 1 | PS_DDR_DQ26_203 | DDR | 26 | - | - |
| 349 | 1 | PS_DDR_DQ28_203 | DDR | 28 | - | - |
| 352 | 1 | PS_DDR_DQ31_203 | DDR | 31 | - | - |
| 361 | 1 | GND | - | - | - | - |
| 393 | 1 | GND | - | - | - | - |
| 459 | 1 | VCCIO_203 | - | 502 | - | - |
| 465 | 1 | VCCIO_203 | - | 502 | - | - |
IO BANK 0, 1, 2, 3, 6, 8, 11, 15, 21, 22, 27, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 51 | 2 | IO_L15P_11 | HRE | 15 | - | - |
| 277 | 2 | PS_IO2_200 | PSIO | 2 | - | - |
| 283 | 2 | PS_DDR_DQ2_203 | DDR | 2 | - | - |
| 286 | 2 | PS_DDR_DQSP0_203 | DDR | 0 | - | - |
| 287 | 2 | PS_DDR_DQSN0_203 | DDR | 0 | - | - |
| 290 | 2 | PS_DDR_DQ6_203 | DDR | 6 | - | - |
| 292 | 2 | PS_DDR_DQ8_203 | DDR | 8 | - | DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ8必须链接到颗粒的DQ8，否则需要在IP中设置board delay |
| 295 | 2 | PS_DDR_DQ11_203 | DDR | 11 | - | - |
| 297 | 2 | PS_DDR_DQSP1_203 | DDR | 1 | - | - |
| 298 | 2 | PS_DDR_DQSN1_203 | DDR | 1 | - | - |
| 336 | 2 | PS_DDR_DQSP2_203 | DDR | 2 | - | - |
| 337 | 2 | PS_DDR_DQSN2_203 | DDR | 2 | - | - |
| 339 | 2 | PS_DDR_DQ21_203 | DDR | 21 | - | - |
| 340 | 2 | PS_DDR_DQ22_203 | DDR | 22 | - | - |
| 345 | 2 | PS_DDR_DQ27_203 | DDR | 27 | - | - |
| 346 | 2 | PS_DDR_DM3_203 | DDR | 3 | - | - |
| 347 | 2 | PS_DDR_DQSP3_203 | DDR | 3 | - | - |
| 348 | 2 | PS_DDR_DQSN3_203 | DDR | 3 | - | - |
| 380 | 2 | GND | - | - | - | - |
| 413 | 2 | GND | - | - | - | - |
| 457 | 2 | VCCIO_203 | - | 502 | - | DR1M90/DR1V90支持 : DDR3 1.5/1.35V, DDR4 : 1.2V |
| 7020支持 : DDR3 1.5/1.35v | ||||||
| 464 | 2 | VCCIO_203 | - | 502 | - | - |
IO BANK 0, 1, 3, 4, 5, 10, 12, 13, 15, 17, 18, 20, 24, 29, 30, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 274 | 3 | PS_IO5_200 | PSIO | 5 | - | - |
| 280 | 3 | PS_DDR_RSTN_202 | DDR | 502 | - | - |
| 282 | 3 | PS_DDR_DQ1_203 | DDR | 1 | - | - |
| 284 | 3 | PS_DDR_DQ3_203 | DDR | 3 | - | - |
| 288 | 3 | PS_DDR_DQ4_203 | DDR | 4 | - | - |
| 296 | 3 | PS_DDR_DM1_203 | DDR | 1 | - | - |
| 299 | 3 | PS_DDR_DQ12_203 | DDR | 12 | - | - |
| 302 | 3 | PS_DDR_DQ15_203 | DDR | 15 | - | - |
| 307 | 3 | PS_DDR_A10_202 | DDR | 10 | - | - |
| 327 | 3 | PS_DDR_CKE_202 | DDR | 502 | - | - |
| 329 | 3 | PS_DDR_A15_CASN_202 | DDR | 502 | - | - |
| 332 | 3 | PS_DDR_DQ17_203 | DDR | 17 | - | - |
| 333 | 3 | PS_DDR_DQ18_203 | DDR | 18 | - | - |
| 338 | 3 | PS_DDR_DQ20_203 | DDR | 20 | - | - |
| 342 | 3 | PS_DDR_DQ24_203 | DDR | 24 | - | DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ24必须链接到颗粒的DQ24，否则需要在IP中设置board delay |
| 350 | 3 | PS_DDR_DQ29_203 | DDR | 29 | - | - |
| 351 | 3 | PS_DDR_DQ30_203 | DDR | 30 | - | - |
| 370 | 3 | GND | - | - | - | - |
| 407 | 3 | GND | - | - | - | - |
| 430 | 3 | VCCIO_11 | - | 13 | - | - |
| 462 | 3 | VCCIO_203 | - | 502 | - | - |
| 477 | 3 | VCCIO_200 | - | 0 | - | - |
IO BANK 0, 2, 3, 4, 6, 9, 11, 12, 13, 14, 16, 18, 20, 21, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 54 | 4 | IO_L16N_11 | HRE | 16 | - | - |
| 57 | 4 | IO_L18P_11 | HRE | 18 | - | - |
| 58 | 4 | IO_L18N_11 | HRE | 18 | - | - |
| 61 | 4 | IO_L20P_11 | HRE | 20 | - | - |
| 62 | 4 | IO_L20N_11 | HRE | 20 | - | - |
| 64 | 4 | IO_L21N_11 | HRE | 21 | - | - |
| 268 | 4 | PS_IO11_200 | PSIO | 11 | - | - |
| 270 | 4 | PS_IO9_200 | PSIO | 9 | - | - |
| 273 | 4 | PS_IO6_200 | PSIO | 6 | - | - |
| 275 | 4 | PS_IO4_200 | PSIO | 4 | - | - |
| 303 | 4 | PS_DDR_ACT_A14_202 | DDR | 14 | - | - |
| 304 | 4 | PS_DDR_A13_202 | DDR | 13 | - | - |
| 305 | 4 | PS_DDR_A12_202 | DDR | 12 | - | - |
| 314 | 4 | PS_DDR_A3_202 | DDR | 3 | - | - |
| 317 | 4 | PS_DDR_CKP_202 | DDR | 502 | - | - |
| 319 | 4 | PS_DDR_A2_202 | DDR | 2 | - | - |
| 321 | 4 | PS_DDR_A0_202 | DDR | 0 | - | - |
| 328 | 4 | PS_DDR_A14_WEN_202 | DDR | 502 | - | - |
| 364 | 4 | GND | - | - | - | - |
| 397 | 4 | GND | - | - | - | - |
| 434 | 4 | VCCIO_11 | - | 13 | - | - |
| 460 | 4 | VCCIO_203 | - | 502 | - | - |
IO BANK 1, 5, 7, 8, 9, 11, 12, 13, 16, 21, 22, 24, 500, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 48 | 5 | IO_L13N_11,GCLKIOC1 | HRE | 13 | - | - |
| 53 | 5 | IO_L16P_11 | HRE | 16 | - | - |
| 63 | 5 | IO_L21P_11 | HRE | 21 | - | - |
| 66 | 5 | IO_L22N_11 | HRE | 22 | - | - |
| 70 | 5 | IO_L24N_11 | HRE | 24 | - | - |
| 224 | 5 | PS_PORN_200 | PSIO | 500 | - | - |
| 267 | 5 | PS_IO12_200 | PSIO | 12 | - | - |
| 271 | 5 | PS_IO8_200 | PSIO | 8 | - | - |
| 272 | 5 | PS_IO7_200 | PSIO | 7 | - | - |
| 306 | 5 | PS_DDR_A11_202 | DDR | 11 | - | - |
| 308 | 5 | PS_DDR_A9_202 | DDR | 9 | - | - |
| 309 | 5 | PS_DDR_A8_202 | DDR | 8 | - | - |
| 312 | 5 | PS_DDR_A5_202 | DDR | 5 | - | - |
| 318 | 5 | PS_DDR_CKN_202 | DDR | 502 | - | - |
| 320 | 5 | PS_DDR_A1_202 | DDR | 1 | - | - |
| 325 | 5 | PS_DDR_ODT_202 | DDR | 502 | - | - |
| 330 | 5 | PS_DDR_A16_RASN_202 | DDR | 502 | - | - |
| 353 | 5 | GND | - | - | - | - |
| 355 | 5 | GND | - | - | - | - |
| 385 | 5 | GND | - | - | - | - |
| 431 | 5 | VCCIO_11 | - | 13 | - | - |
| 458 | 5 | VCCIO_203 | - | 502 | - | - |
IO BANK 0, 1, 2, 3, 4, 6, 7, 13, 14, 15, 16, 17, 19, 22, 24, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 47 | 6 | IO_L13P_11,GCLKIOT1 | HRE | 13 | - | - |
| 50 | 6 | IO_L14N_11,GCLKIOC0 | HRE | 14 | - | - |
| 56 | 6 | IO_L17N_11 | HRE | 17 | - | - |
| 59 | 6 | IO_L19P_11 | HRE | 19 | - | - |
| 60 | 6 | IO_L19N_11 | HRE | 19 | - | - |
| 65 | 6 | IO_L22P_11 | HRE | 22 | - | - |
| 69 | 6 | IO_L24P_11 | HRE | 24 | - | - |
| 225 | 6 | PS_IO15_200 | PSIO | 15 | - | - |
| 245 | 6 | PS_IO14_200 | PSIO | 14 | - | - |
| 246 | 6 | PS_IO16_201 | PSIO | 16 | - | - |
| 266 | 6 | PS_IO13_200 | PSIO | 13 | - | DR1M90/DR1V90的的bank200 : 1.不支持2.5V Flash boot。2.不支持nand x16 boot。3.不支持 dual Flash x8模式。4.不支持SRAM接口。7020支持。 |
| 5.PS_IO[2:8] 上下拉电阻不大于4.7K | ||||||
| 276 | 6 | PS_IO3_200 | PSIO | 3 | - | - |
| 279 | 6 | PS_IO0_200 | PSIO | 0 | - | - |
| 310 | 6 | PS_DDR_A7_202 | DDR | 7 | - | - |
| 313 | 6 | PS_DDR_A4_202 | DDR | 4 | - | - |
| 322 | 6 | PS_DDR_BG0_BA2_202 | DDR | 2 | - | - |
| 323 | 6 | PS_DDR_BA1_202 | DDR | 1 | - | - |
| 326 | 6 | PS_DDR_CSN_202 | DDR | 502 | - | - |
| 371 | 6 | GND | - | - | - | - |
| 409 | 6 | GND | - | - | - | - |
| 463 | 6 | VCCIO_203 | - | 502 | - | - |
| 478 | 6 | VCCIO_200 | - | 0 | - | - |
IO BANK 0, 1, 6, 7, 10, 13, 14, 17, 18, 23, 24, 25, 27, 32, 500, 502
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 18 | 7 | NC | CONFIG | 1 | - | - |
| 22 | 7 | IO_L0_11 | HRE | 0 | - | - |
| 49 | 7 | IO_L14P_11,GCLKIOT0 | HRE | 14 | - | - |
| 55 | 7 | IO_L17P_11 | HRE | 17 | - | - |
| 67 | 7 | IO_L23P_11 | HRE | 23 | - | - |
| 68 | 7 | IO_L23N_11 | HRE | 23 | - | - |
| 71 | 7 | IO_L25_11 | HRE | 25 | - | - |
| 222 | 7 | PS_CLK_200 | PSIO | 500 | - | - |
| 231 | 7 | PS_IO27_201 | PSIO | 27 | - | - |
| 247 | 7 | PS_IO18_201 | PSIO | 18 | - | - |
| 250 | 7 | PS_IO24_201 | PSIO | 24 | - | - |
| 254 | 7 | PS_IO32_201 | PSIO | 32 | - | - |
| 269 | 7 | PS_IO10_200 | PSIO | 10 | - | - |
| 311 | 7 | PS_DDR_A6_202 | DDR | 6 | - | - |
| 315 | 7 | PS_DDR_BG1_VRP2_202 | DDR | 502 | - | DR1M90/DR1V90采用240欧姆 to GND or float，7020采用 80欧姆 to VCCIO |
| 316 | 7 | PS_DDR_VRP3_203 | DDR | 502 | - | DR1M90/DR1V90采用240欧姆 to GND or float，7020采用 80欧姆 to GND |
| 324 | 7 | PS_DDR_BA0_202 | DDR | 0 | - | - |
| 366 | 7 | GND | - | - | - | - |
| 435 | 7 | VCCIO_11 | - | 13 | - | - |
| 461 | 7 | VCCIO_203 | - | 502 | - | - |
| 483 | 7 | PS_DDR_VREF0_202 | - | 0 | - | DR1M90/DR1V90 PS_DDR_VREF0为 1/2 VCCIO or Internal， |
| 7020 PS_DDR_VREF电压为 1/2 VCCIO or Internal | ||||||
| 484 | 7 | PS_DDR_VREF1_202 | - | 1 | - | - |
IO BANK 2, 8, 11, 12, 13, 20, 29, 41, 42, 501, VCCPINT
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 14 | 8 | NC | CONFIG | 2 | - | DR1M90/DR1V90的reserved测试引脚,NC。 |
| 25 | 8 | IO_L2P_11 | HRE | 2 | - | - |
| 26 | 8 | IO_L2N_11 | HRE | 2 | - | - |
| 44 | 8 | IO_L11N_11,GCLKIOC3 | HRE | 11 | - | - |
| 46 | 8 | IO_L12N_11,GCLKIOC2 | HRE | 12 | - | - |
| 223 | 8 | RSV_R2GND | PSIO | 501 | - | DR1M90/DR1V90的reserve引脚为模式选择引脚，芯片内部有默认弱下拉到GND,M2=0,PS boot。建议下拉电阻到GND,支持直接接地, 7020的该RSVDGND引脚标注为NC。 |
| 232 | 8 | PS_IO29_201 | PSIO | 29 | - | - |
| 238 | 8 | PS_IO42_201 | PSIO | 42 | - | - |
| 248 | 8 | PS_IO20_201 | PSIO | 20 | - | - |
| 259 | 8 | PS_IO41_201 | PSIO | 41 | - | - |
| 357 | 8 | GND | - | - | - | - |
| 359 | 8 | GND | - | - | - | - |
| 372 | 8 | GND | - | - | - | - |
| 381 | 8 | GND | - | - | - | - |
| 389 | 8 | GND | - | - | - | - |
| 398 | 8 | GND | - | - | - | - |
| 432 | 8 | VCCIO_11 | - | 13 | - | - |
| 471 | 8 | VCCINT | - | VCCPINT | - | DR1M90/DR1V90 PL与PS VCCINT为同一电源网络，同时供电为0.95V（0.93V-0.98V)；7020 PL VCCINT供电为1.0V(0.95V-1.05V) |
| 473 | 8 | VCCINT | - | VCCPINT | - | - |
| 474 | 8 | VCCINT | - | VCCPINT | - | - |
| 475 | 8 | VCCINT | - | VCCPINT | - | - |
| 476 | 8 | VCCINT | - | VCCPINT | - | DR1M90/DR1V90 VCCO支持1.8V 2.5V 3.3V. |
| 7020支持电压1.8V 2.5V 3.3V |
IO BANK 0, 1, 6, 9, 11, 12, 17, 31, 36, 45, 501, VCCPAUX , VCCPINT
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 7 | 9 | NC | CONFIG | 0 | - | DR1M90/DR1V90无电池引脚,该引脚在DR1M90/DR1V90封装上是NC，外部任意连接均无影响；7020的这引脚需要按照使用电池的相关要求连接。 |
| 24 | 9 | IO_L1N_11 | HRE | 1 | - | - |
| 34 | 9 | IO_L6N_11 | HRE | 6 | - | - |
| 40 | 9 | IO_L9N_11 | HRE | 9 | - | - |
| 43 | 9 | IO_L11P_11,GCLKIOT3 | HRE | 11 | - | DR1M90/DR1V90的全局输入时钟引脚，当为差分时钟输入时分别接P(T)端和N(C)端，当为单端时钟输入时只能接P(T)端。7020的单区域输入时钟引脚，当为差分时钟输入时分别接P端和N端，当为单端时钟输入时只能接P端。 |
| 45 | 9 | IO_L12P_11,GCLKIOT2 | HRE | 12 | - | - |
| 226 | 9 | PS_IO17_201 | PSIO | 17 | - | - |
| 233 | 9 | PS_IO31_201 | PSIO | 31 | - | - |
| 244 | 9 | PS_SRSTN_201 | PSIO | 501 | - | - |
| 256 | 9 | PS_IO36_201 | PSIO | 36 | - | - |
| 261 | 9 | PS_IO45_201 | PSIO | 45 | - | - |
| 376 | 9 | GND | - | - | - | - |
| 386 | 9 | GND | - | - | - | - |
| 394 | 9 | GND | - | - | - | - |
| 402 | 9 | GND | - | - | - | - |
| 411 | 9 | GND | - | - | - | - |
| 467 | 9 | VCCAUX | - | VCCPAUX | - | DR1M90/DR1V90 PS与PL VCCAUX为同一电源网络，同时供电为1.8V（1.71V-1.89V)，7020的PS VCCAUX供电为1.8V（1.71V-1.89V)， |
| 468 | 9 | VCCAUX | - | VCCPAUX | - | - |
| 469 | 9 | VCCAUX | - | VCCPAUX | - | - |
| 470 | 9 | VCCAUX | - | VCCPAUX | - | - |
| 472 | 9 | VCCINT | - | VCCPINT | - | - |
| 481 | 9 | VCCIO_201 | - | 1 | - | - |
IO BANK 1, 3, 6, 9, 10, 13, 19, 47, 51, 52, RSVDGND , VCCAUX , VCCBRAM , VCCPLL
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 12 | 10 | RSV_R2GND | CONFIG | RSVDGND | - | DR1M90/DR1V90的RSV_R2GND引脚为模式选择引脚，芯片内部有默认弱下拉到GND,M2=0,PS boot。建议外部下拉4.7K电阻到GND, 支持直接接地。7020的该RSVDGND引脚标注为NC。 |
| 13 | 10 | NC | CONFIG | 3 | - | DR1M90/DR1V90的reserved测试引脚,NC。 |
| 23 | 10 | IO_L1P_11 | HRE | 1 | - | - |
| 28 | 10 | IO_L3N_11 | HRE | 3 | - | - |
| 33 | 10 | IO_L6P_11 | HRE | 6 | - | - |
| 39 | 10 | IO_L9P_11 | HRE | 9 | - | - |
| 42 | 10 | IO_L10N_11 | HRE | 10 | - | - |
| 227 | 10 | PS_IO19_201 | PSIO | 19 | - | - |
| 243 | 10 | PS_IO52_201 | PSIO | 52 | - | - |
| 262 | 10 | PS_IO47_201 | PSIO | 47 | - | - |
| 264 | 10 | PS_IO51_201 | PSIO | 51 | - | - |
| 368 | 10 | GND | - | - | - | - |
| 382 | 10 | GND | - | - | - | - |
| 390 | 10 | GND | - | - | - | - |
| 399 | 10 | GND | - | - | - | - |
| 424 | 10 | VCCAUX | - | VCCAUX | - | DR1M90/DR1V90 PS与PL VCCAUX为同一电源网络，同时供电为1.8V（1.71V-1.89V)，7020的PS VCCAUX供电为1.8V（1.71V-1.89V)， |
| 425 | 10 | VCCAUX | - | VCCAUX | - | - |
| 427 | 10 | VCCAUX | - | VCCAUX | - | - |
| 429 | 10 | VCCIO_11 | - | 13 | - | - |
| 456 | 10 | VCCINT | - | VCCBRAM | - | - |
| 466 | 10 | VCCPLL_PS | - | VCCPLL | - | DR1M90/DR1V90和7020的VCCPLL供电为1.8V（1.71V-1.89V) |
| 479 | 10 | VCCIO_201 | - | 1 | - | - |
IO BANK 0, 3, 5, 8, 10, 11, 13, 21, 23, 30, 43, 48, VCCAUX , VCCBRAM
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 2 | 11 | NC | CONFIG | 0 | - | DR1M90/DR1V90无温度传感器引脚,该引脚在DR1M90/DR1V90封装上是NC，外部任意连接均无影响；7020的这引脚需要按照使用ADC的相关要求连接。 |
| 4 | 11 | VCCADC_0 | CONFIG | 0 | - | DR1M90/DR1V90该引脚不能接GND.必须连接VCCAUX即使ADC没有使用。保持与7020的ADC VCCADC_0一致（磁阻隔离） |
| 5 | 11 | VREFP_0 | CONFIG | 0 | - | DR1M90/DR1V90 外部1.25V参考，如果外部没有参考电源，该引脚必须连接到GNDADC, 保持与7020的一致。 |
| 8 | 11 | TCK_0 | CONFIG | 0 | - | - |
| 11 | 11 | VP_0 | CONFIG | 0 | - | 如果没有使用，DR1M90/DR1V90该引脚连接到GND与7020保持一致 |
| 20 | 11 | PROGRAMN_0 | CONFIG | 0 | - | 配置复位，DR1M90/DR1V90和7020都需要通过一个外部小于等于4.7K的电阻上拉到VCCIO_0 |
| 27 | 11 | IO_L3P_11 | HRE | 3 | - | - |
| 32 | 11 | IO_L5N_11 | HRE | 5 | - | - |
| 37 | 11 | IO_L8P_11 | HRE | 8 | - | - |
| 38 | 11 | IO_L8N_11 | HRE | 8 | - | - |
| 41 | 11 | IO_L10P_11 | HRE | 10 | - | - |
| 228 | 11 | PS_IO21_201 | PSIO | 21 | - | - |
| 229 | 11 | PS_IO23_201 | PSIO | 23 | - | - |
| 241 | 11 | PS_IO48_201 | PSIO | 48 | - | - |
| 253 | 11 | PS_IO30_201 | PSIO | 30 | - | - |
| 260 | 11 | PS_IO43_201 | PSIO | 43 | - | - |
| 362 | 11 | GND | - | - | - | - |
| 377 | 11 | GND | - | - | - | - |
| 403 | 11 | GND | - | - | - | - |
| 426 | 11 | VCCAUX | - | VCCAUX | - | - |
| 433 | 11 | VCCIO_11 | - | 13 | - | - |
| 455 | 11 | VCCINT | - | VCCBRAM | - | DR1M90/DR1V90无VCCBRAM引脚，在封装上与VCCINT相连，供电为0.95V（0.93V-0.98V)；7020 VCCINT/VCCBRAM供电为1.0V(0.95V-1.05V) |
IO BANK 0, 1, 4, 5, 7, 12, 25, 28, 34, 46, 53
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 1 | 12 | DONE_0 | CONFIG | 0 | - | - |
| 3 | 12 | GNDADC_0 | CONFIG | 0 | - | DR1M90/DR1V90该引脚必须接地即使ADC没有使用。保持与7020的ADC一致（磁阻隔离）。 |
| 6 | 12 | VN_0 | CONFIG | 0 | - | 如果没有使用，DR1M90/DR1V90该引脚连接到GND与7020保持一致 |
| 9 | 12 | NC | CONFIG | 0 | - | DR1M90/DR1V90无温度传感器引脚,该引脚在DR1M90/DR1V90封装上是NC，外部任意连接均无影响；7020的这引脚需要按照使用ADC的相关要求连接。 |
| 10 | 12 | VREFN_0 | CONFIG | 0 | - | 如果外部的参考没有供电，该引脚必须连接到GND |
| 21 | 12 | TMS_0 | CONFIG | 0 | - | - |
| 29 | 12 | IO_L4P_11 | HRE | 4 | - | - |
| 30 | 12 | IO_L4N_11 | HRE | 4 | - | - |
| 31 | 12 | IO_L5P_11 | HRE | 5 | - | - |
| 35 | 12 | IO_L7P_11 | HRE | 7 | - | - |
| 36 | 12 | IO_L7N_11 | HRE | 7 | - | - |
| 230 | 12 | PS_IO25_201 | PSIO | 25 | - | - |
| 240 | 12 | PS_IO46_201 | PSIO | 46 | - | - |
| 252 | 12 | PS_IO28_201 | PSIO | 28 | - | - |
| 255 | 12 | PS_IO34_201 | PSIO | 34 | - | - |
| 265 | 12 | PS_IO53_201 | PSIO | 53 | - | - |
| 373 | 12 | GND | - | - | - | - |
| 400 | 12 | GND | - | - | - | - |
| 414 | 12 | GND | - | - | - | - |
| 416 | 12 | VCCINT | - | - | - | DR1M90/DR1V90 PL与PS VCCINT为同一电源网络，同时供电为0.95V（0.93V-0.98V)；7020 PL VCCINT供电为1.0V(0.95V-1.05V) |
| 428 | 12 | VCCIO_0 | - | 0 | - | DR1M90/DR1V90要求配置和HRE IO BANK供电电压（1.5V/1.8V/2.5V/3.3V）范围是1.425V-3.465V，7020支持bank电压（1.2V/1.35V/1.8V/2.5V/3.3V）范围1.14V-3.465V |
| 482 | 12 | VCCIO_201 | - | 1 | - | - |
IO BANK 0, 1, 13, 20, 23, 26, 33, 38, 39, 44, 50
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 16 | 13 | TDI_0 | CONFIG | 0 | - | - |
| 19 | 13 | RSV_NC | CONFIG | 0 | - | DR1M90/DR1V90 RSV_NC(CCLK)引脚为内测引脚，通过4.7K电阻下拉到地或者上拉到电源。若DR1M90/DR1V90 该引脚直接接电源（必须配置引脚为pull up或者none）。7020的该CFGBVS_0引脚为电源标识引脚，上拉电源或者下拉到GND。 |
| 111 | 13 | IO_R20P_31 | HRE | 20 | - | - |
| 112 | 13 | IO_R20N_31 | HRE | 20 | - | - |
| 117 | 13 | IO_R23P_31 | HRE | 23 | - | - |
| 118 | 13 | IO_R23N_31 | HRE | 23 | - | - |
| 234 | 13 | PS_IO33_201 | PSIO | 33 | - | - |
| 236 | 13 | PS_IO38_201 | PSIO | 38 | - | - |
| 239 | 13 | PS_IO44_201 | PSIO | 44 | - | - |
| 242 | 13 | PS_IO50_201 | PSIO | 50 | - | - |
| 251 | 13 | PS_IO26_201 | PSIO | 26 | - | - |
| 258 | 13 | PS_IO39_201 | PSIO | 39 | - | - |
| 378 | 13 | GND | - | - | - | - |
| 387 | 13 | GND | - | - | - | - |
| 395 | 13 | GND | - | - | - | - |
| 404 | 13 | GND | - | - | - | - |
| 408 | 13 | GND | - | - | - | - |
| 418 | 13 | VCCINT | - | - | - | - |
| 420 | 13 | VCCINT | - | - | - | - |
| 422 | 13 | VCCINT | - | - | - | - |
| 437 | 13 | VCCIO_31 | - | 33 | - | - |
| 480 | 13 | VCCIO_201 | - | 1 | - | - |
IO BANK 0, 14, 19, 22, 24, 25, 33, 35, 37, 40, 49
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 15 | 14 | INITN_0 | CONFIG | 0 | - | DR1M90/DR1V90和7020的该引脚都需要上拉，推荐使用小于等于4.7K电阻。 |
| 17 | 14 | TDO_0 | CONFIG | 0 | - | - |
| 109 | 14 | IO_R19P_31 | HRE | 19 | - | - |
| 115 | 14 | IO_R22P_31 | HRE | 22 | - | - |
| 116 | 14 | IO_R22N_31 | HRE | 22 | - | - |
| 119 | 14 | IO_R24P_31 | HRE | 24 | - | - |
| 121 | 14 | IO_R25_31 | HRE | 25 | - | - |
| 235 | 14 | PS_IO35_201 | PSIO | 35 | - | - |
| 237 | 14 | PS_IO40_201 | PSIO | 40 | - | - |
| 249 | 14 | PS_IO22_201 | PSIO | 22 | - | - |
| 257 | 14 | PS_IO37_201 | PSIO | 37 | - | - |
| 263 | 14 | PS_IO49_201 | PSIO | 49 | - | - |
| 365 | 14 | GND | - | - | - | - |
| 374 | 14 | GND | - | - | - | - |
| 383 | 14 | GND | - | - | - | - |
| 391 | 14 | GND | - | - | - | - |
| 401 | 14 | GND | - | - | - | - |
| 417 | 14 | VCCINT | - | - | - | - |
| 419 | 14 | VCCINT | - | - | - | - |
| 421 | 14 | VCCINT | - | - | - | - |
| 423 | 14 | VCCINT | - | - | - | - |
| 440 | 14 | VCCIO_31 | - | 33 | - | - |
IO BANK 0, 1, 3, 4, 6, 7, 15, 19, 21, 24, 25, 34, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 101 | 15 | IO_R15P_31 | HRE | 15 | - | - | | 110 | 15 | IO_R19N_31 | HRE | 19 | - | - | | 113 | 15 | IO_R21P_31 | HRE | 21 | - | - | | 114 | 15 | IO_R21N_31 | HRE | 21 | - | - | | 120 | 15 | IO_R24N_31 | HRE | 24 | - | - | | 122 | 15 | IO_R0_32 | HRE | 0 | - | - | | 123 | 15 | IO_R1P_32 | HRE | 1 | - | - | | 124 | 15 | IO_R1N_32 | HRE | 1 | - | - | | 133 | 15 | IO_R6P_32 | HRE | 6 | - | - | | 159 | 15 | IO_R19P_32 | HRE | 19 | - | - | | 160 | 15 | IO_R19N_32 | HRE | 19 | - | - | | 171 | 15 | IO_R25_32 | HRE | 25 | - | - | | 177 | 15 | IO_R3P_33,ADC1P | HRE | 3 | DQS,AD1P | - | | 178 | 15 | IO_R3N_33,ADC1N | HRE | 3 | DQS,AD1P | - | | 179 | 15 | IO_R4P_33 | HRE | 4 | - | - | | 185 | 15 | IO_R7P_33,ADC2P | HRE | 7 | AD2P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 186 | 15 | IO_R7N_33,ADC2N | HRE | 7 | AD2N | - | | 354 | 15 | GND | - | - | - | - | | 356 | 15 | GND | - | - | - | - | | 388 | 15 | GND | - | - | - | - | | 447 | 15 | VCCIO_32 | - | 34 | - | - | | 452 | 15 | VCCIO_33 | - | 35 | - | - |
IO BANK 1, 2, 3, 4, 6, 8, 9, 14, 15, 16, 18, 21, 24, 34, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 99 | 16 | IO_R14P_31,GCLKIOT0 | HRE | 14 | - | - | | 100 | 16 | IO_R14N_31,GCLKIOC0 | HRE | 14 | - | - | | 102 | 16 | IO_R15N_31 | HRE | 15 | - | - | | 107 | 16 | IO_R18P_31 | HRE | 18 | - | - | | 108 | 16 | IO_R18N_31 | HRE | 18 | - | - | | 125 | 16 | IO_R2P_32 | HRE | 2 | - | - | | 127 | 16 | IO_R3P_32,HSWAPEN | HRE | 3 | - | - | | 128 | 16 | IO_R3N_32 | HRE | 3 | - | - | | 134 | 16 | IO_R6N_32 | HRE | 6 | - | - | | 163 | 16 | IO_R21P_32 | HRE | 21 | - | - | | 169 | 16 | IO_R24P_32 | HRE | 24 | - | - | | 170 | 16 | IO_R24N_32 | HRE | 24 | - | - | | 173 | 16 | IO_R1P_33,ADC0P | HRE | 1 | AD0P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 174 | 16 | IO_R1N_33,ADC0N | HRE | 1 | AD0N | - | | 175 | 16 | IO_R2P_33,ADC8P | HRE | 2 | AD8P | - | | 180 | 16 | IO_R4N_33 | HRE | 4 | - | - | | 187 | 16 | IO_R8P_33,ADC10P | HRE | 8 | AD10P | - | | 189 | 16 | IO_R9P_33,ADC3P | HRE | 9 | DQS,AD3P | - | | 375 | 16 | GND | - | - | - | - | | 410 | 16 | GND | - | - | - | - | | 444 | 16 | VCCIO_32 | - | 34 | - | - | | 449 | 16 | VCCIO_33 | - | 35 | - | - |
IO BANK 0, 2, 4, 5, 6, 8, 9, 11, 13, 16, 17, 20, 21, 33, 34
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 97 | 17 | IO_R13P_31,GCLKIOT1 | HRE | 13 | - | - |
| 103 | 17 | IO_R16P_31 | HRE | 16 | - | - |
| 104 | 17 | IO_R16N_31 | HRE | 16 | - | - |
| 105 | 17 | IO_R17P_31 | HRE | 17 | - | - |
| 106 | 17 | IO_R17N_31 | HRE | 17 | - | - |
| 126 | 17 | IO_R2N_32 | HRE | 2 | - | - |
| 129 | 17 | IO_R4P_32 | HRE | 4 | - | - |
| 130 | 17 | IO_R4N_32 | HRE | 4 | - | - |
| 131 | 17 | IO_R5P_32 | HRE | 5 | - | - |
| 161 | 17 | IO_R20P_32 | HRE | 20 | - | - |
| 164 | 17 | IO_R21N_32 | HRE | 21 | - | - |
| 172 | 17 | IO_R0_33 | HRE | 0 | - | - |
| 176 | 17 | IO_R2N_33,ADC8N | HRE | 2 | AD8N | - |
| 183 | 17 | IO_R6P_33 | HRE | 6 | - | - |
| 184 | 17 | IO_R6N_33 | HRE | 6 | VREF | - |
| 188 | 17 | IO_R8N_33,ADC10N | HRE | 8 | AD10N | - |
| 190 | 17 | IO_R9N_33,ADC3N | HRE | 9 | DQS,AD3N | - |
| 193 | 17 | IO_R11P_33,GCLKIOT3 | HRE | 11 | - | - |
| 367 | 17 | GND | - | - | - | - |
| 405 | 17 | GND | - | - | - | - |
| 441 | 17 | VCCIO_31 | - | 33 | - | - |
| 442 | 17 | VCCIO_32 | - | 34 | - | - |
IO BANK 5, 6, 7, 10, 11, 12, 13, 18, 20, 23, 25, 33, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 83 | 18 | IO_R6P_31 | HRE | 6 | - | - | | 95 | 18 | IO_R12P_31,GCLKIOT2 | HRE | 12 | - | - | | 96 | 18 | IO_R12N_31,GCLKIOC2 | HRE | 12 | - | - | | 98 | 18 | IO_R13N_31,GCLKIOC1 | HRE | 13 | - | - | | 132 | 18 | IO_R5N_32 | HRE | 5 | - | - | | 135 | 18 | IO_R7P_32 | HRE | 7 | - | - | | 136 | 18 | IO_R7N_32 | HRE | 7 | - | - | | 145 | 18 | IO_R12P_32,GCLKIOT2 | HRE | 12 | - | - | | 162 | 18 | IO_R20N_32 | HRE | 20 | - | - | | 167 | 18 | IO_R23P_32 | HRE | 23 | - | - | | 168 | 18 | IO_R23N_32 | HRE | 23 | - | - | | 181 | 18 | IO_R5P_33,ADC9P | HRE | 5 | AD9P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 182 | 18 | IO_R5N_33,ADC9N | HRE | 5 | AD9N | - | | 191 | 18 | IO_R10P_33,ADC11P | HRE | 10 | AD11P | - | | 194 | 18 | IO_R11N_33,GCLKIOC3 | HRE | 11 | - | - | | 195 | 18 | IO_R12P_33,GCLKIOT2 | HRE | 12 | - | - | | 221 | 18 | IO_R25_33 | HRE | 25 | - | - | | 358 | 18 | GND | - | - | - | - | | 360 | 18 | GND | - | - | - | - | | 392 | 18 | GND | - | - | - | - | | 438 | 18 | VCCIO_31 | - | 33 | - | - | | 453 | 18 | VCCIO_33 | - | 35 | - | - |
IO BANK 0, 6, 10, 11, 12, 13, 14, 19, 20, 21, 22, 34, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 72 | 19 | IO_R0_31 | HRE | 0 | - | - | | 84 | 19 | IO_R6N_31 | HRE | 6 | - | - | | 91 | 19 | IO_R10P_31 | HRE | 10 | - | - | | 93 | 19 | IO_R11P_31,GCLKIOT3 | HRE | 11 | - | DR1M90/DR1V90的全局输入时钟引脚，当为差分时钟输入时分别接P(T)端和N(C)端，当为单端时钟输入时只能接P(T)端。7020的单区域输入时钟引脚，当为差分时钟输入时分别接P端和N端，当为单端时钟输入时只能接P端。 | | 94 | 19 | IO_R11N_31,GCLKIOC3 | HRE | 11 | - | - | | 143 | 19 | IO_R11P_32,GCLKIOT3 | HRE | 11 | - | DR1M90/DR1V90的全局输入时钟引脚，当为差分时钟输入时分别接P(T)端和N(C)端，当为单端时钟输入时只能接P(T)端。7020的单区域输入时钟引脚，当为差分时钟输入时分别接P端和N端，当为单端时钟输入时只能接P端. | | 146 | 19 | IO_R12N_32,GCLKIOC2 | HRE | 12 | - | - | | 147 | 19 | IO_R13P_32,GCLKIOT1 | HRE | 13 | - | - | | 149 | 19 | IO_R14P_32,GCLKIOT0 | HRE | 14 | - | - | | 165 | 19 | IO_R22P_32 | HRE | 22 | - | - | | 166 | 19 | IO_R22N_32 | HRE | 22 | - | - | | 192 | 19 | IO_R10N_33,ADC11N | HRE | 10 | AD11N | - | | 196 | 19 | IO_R12N_33,GCLKIOC2 | HRE | 12 | - | - | | 197 | 19 | IO_R13P_33,GCLKIOT1 | HRE | 13 | - | - | | 209 | 19 | IO_R19P_33 | HRE | 19 | - | - | | 211 | 19 | IO_R20P_33,ADC6P | HRE | 20 | AD6P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 212 | 19 | IO_R20N_33,ADC6N | HRE | 20 | AD6N | - | | 213 | 19 | IO_R21P_33,ADC14P | HRE | 21 | DQS,AD14P | - | | 379 | 19 | GND | - | - | - | - | | 412 | 19 | GND | - | - | - | - | | 445 | 19 | VCCIO_32 | - | 34 | - | - | | 450 | 19 | VCCIO_33 | - | 35 | - | - |
IO BANK 4, 5, 9, 10, 11, 13, 14, 17, 18, 19, 20, 21, 22, 33, 34, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 79 | 20 | IO_R4P_31 | HRE | 4 | - | - | | 81 | 20 | IO_R5P_31 | HRE | 5 | - | - | | 82 | 20 | IO_R5N_31 | HRE | 5 | - | - | | 89 | 20 | IO_R9P_31 | HRE | 9 | - | - | | 92 | 20 | IO_R10N_31 | HRE | 10 | - | - | | 139 | 20 | IO_R9P_32 | HRE | 9 | - | - | | 144 | 20 | IO_R11N_32,GCLKIOC3 | HRE | 11 | - | - | | 148 | 20 | IO_R13N_32,GCLKIOC1 | HRE | 13 | - | - | | 150 | 20 | IO_R14N_32,GCLKIOC0 | HRE | 14 | - | - | | 155 | 20 | IO_R17P_32 | HRE | 17 | - | - | | 157 | 20 | IO_R18P_32 | HRE | 18 | - | - | | 198 | 20 | IO_R13N_33,GCLKIOC1 | HRE | 13 | - | - | | 199 | 20 | IO_R14P_33,GCLKIOT0,ADC4P | HRE | 14 | AD4P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 200 | 20 | IO_R14N_33,GCLKIOC0,ADC4N | HRE | 14 | AD4N | - | | 210 | 20 | IO_R19N_33 | HRE | 19 | VREF | - | | 214 | 20 | IO_R21N_33,ADC14N | HRE | 21 | DQS,AD14N | - | | 215 | 20 | IO_R22P_33,ADC7P | HRE | 22 | AD7P | - | | 369 | 20 | GND | - | - | - | - | | 406 | 20 | GND | - | - | - | - | | 436 | 20 | VCCIO_31 | - | 33 | - | - | | 443 | 20 | VCCIO_32 | - | 34 | - | - | | 448 | 20 | VCCIO_33 | - | 35 | - | - |
IO BANK 1, 4, 8, 9, 10, 15, 17, 18, 21, 22, 23, 33, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 73 | 21 | IO_R1P_31 | HRE | 1 | - | - | | 74 | 21 | IO_R1N_31 | HRE | 1 | - | - | | 80 | 21 | IO_R4N_31 | HRE | 4 | - | - | | 87 | 21 | IO_R8P_31 | HRE | 8 | - | - | | 88 | 21 | IO_R8N_31 | HRE | 8 | - | - | | 90 | 21 | IO_R9N_31 | HRE | 9 | - | - | | 137 | 21 | IO_R8P_32 | HRE | 8 | - | - | | 140 | 21 | IO_R9N_32 | HRE | 9 | - | - | | 141 | 21 | IO_R10P_32 | HRE | 10 | - | - | | 151 | 21 | IO_R15P_32 | HRE | 15 | - | - | | 156 | 21 | IO_R17N_32 | HRE | 17 | - | - | | 158 | 21 | IO_R18N_32 | HRE | 18 | - | - | | 201 | 21 | IO_R15P_33,ADC12P | HRE | 15 | DQS,AD12P | - | | 205 | 21 | IO_R17P_33,ADC5P | HRE | 17 | AD5P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 206 | 21 | IO_R17N_33,ADC5N | HRE | 17 | AD5N | - | | 207 | 21 | IO_R18P_33,ADC13P | HRE | 18 | AD13P | - | | 216 | 21 | IO_R22N_33,ADC7N | HRE | 22 | AD7N | - | | 217 | 21 | IO_R23P_33 | HRE | 23 | - | - | | 363 | 21 | GND | - | - | - | - | | 396 | 21 | GND | - | - | - | - | | 439 | 21 | VCCIO_31 | - | 33 | - | - | | 454 | 21 | VCCIO_33 | - | 35 | - | - |
IO BANK 2, 3, 7, 8, 10, 15, 16, 18, 22, 23, 24, 34, 35
| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 75 | 22 | IO_R2P_31 | HRE | 2 | - | - | | 76 | 22 | IO_R2N_31 | HRE | 2 | - | - | | 77 | 22 | IO_R3P_31 | HRE | 3 | - | - | | 78 | 22 | IO_R3N_31 | HRE | 3 | - | - | | 85 | 22 | IO_R7P_31 | HRE | 7 | - | - | | 86 | 22 | IO_R7N_31 | HRE | 7 | - | - | | 138 | 22 | IO_R8N_32 | HRE | 8 | - | - | | 142 | 22 | IO_R10N_32 | HRE | 10 | - | - | | 152 | 22 | IO_R15N_32 | HRE | 15 | - | - | | 153 | 22 | IO_R16P_32 | HRE | 16 | - | - | | 154 | 22 | IO_R16N_32 | HRE | 16 | - | - | | 202 | 22 | IO_R15N_33,ADC12N | HRE | 15 | DQS,AD12N | - | | 203 | 22 | IO_R16P_33 | HRE | 16 | - | - | | 204 | 22 | IO_R16N_33 | HRE | 16 | - | - | | 208 | 22 | IO_R18N_33,ADC13N | HRE | 18 | AD13N | - | | 218 | 22 | IO_R23N_33 | HRE | 23 | - | - | | 219 | 22 | IO_R24P_33,ADC15P | HRE | 24 | AD15P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 220 | 22 | IO_R24N_33,ADC15N | HRE | 24 | AD15N | - | | 384 | 22 | GND | - | - | - | - | | 415 | 22 | GND | - | - | - | - | | 446 | 22 | VCCIO_32 | - | 34 | - | - | | 451 | 22 | VCCIO_33 | - | 35 | - | - |
IO BANK Other
| DR1M90/DR1V90 | DR1M90/DR1V90 与 对标器件 引脚差异对照表 (仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | |||||
|---|---|---|---|---|---|---|
| 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 |
| 注： DR1M90/DR1V90的PL IO不支持连接DDR3；对标器件的PL IO支持连接DDR3。 | - | - | - | - | - | - |
ADC_IO_statistics
IO BANK 90
| 引脚编号 | IO BANK | 引脚说明 | Config_Type |
|---|---|---|---|
| jira | 90 | - | - |