400封装硬件做板差异点

芯片对比: DR1M90/DR1V90 VS DR1M90/DR1V90 与 对标器件 引脚差异对照表
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)

IO BANK 0, 1, 2, 3, 5, 6, 7, 8, 14, 15, 16, 19, 24, 26, 502

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
210 1 PS_DDR_DM0_203 DDR 0 - -
214 1 PS_DDR_DQ5_203 DDR 5 - -
215 1 PS_DDR_DQ6_203 DDR 6 - -
216 1 PS_DDR_DQ7_203 DDR 7 - -
221 1 PS_DDR_DM1_203 DDR 1 - -
226 1 PS_DDR_DQ14_203 DDR 14 - -
227 1 PS_DDR_DQ15_203 DDR 15 - -
234 1 PS_DDR_A8_202 DDR 8 - -
237 1 PS_DDR_A5_202 DDR 5 - -
251 1 PS_DDR_CSN_202 DDR 502 - -
256 1 PS_DDR_DQ16_203 DDR 16 - DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ0必须链接到颗粒的DQ16，否则需要在IP中设置board delay
259 1 PS_DDR_DQ19_203 DDR 19 - -
260 1 PS_DDR_DM2_203 DDR 2 - -
267 1 PS_DDR_DQ24_203 DDR 24 - DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ0必须链接到颗粒的DQ24，否则需要在IP中设置board delay
269 1 PS_DDR_DQ26_203 DDR 26 - -
271 1 PS_DDR_DM3_203 DDR 3 - -
280 1 GND - - - -
309 1 GND - - - -
374 1 VCCIO_203 - 502 - -
379 1 VCCIO_203 - 502 - -

IO BANK 0, 1, 2, 8, 13, 22, 28, 30, 502

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
208 2 PS_DDR_DQ2_203 DDR 2 - -
211 2 PS_DDR_DQSP0_203 DDR 0 - -
212 2 PS_DDR_DQSN0_203 DDR 0 - -
217 2 PS_DDR_DQ8_203 DDR 8 - DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ0必须链接到颗粒的DQ8，否则需要在IP中设置board delay
222 2 PS_DDR_DQSP1_203 DDR 1 - -
223 2 PS_DDR_DQSN1_203 DDR 1 - -
225 2 PS_DDR_DQ13_203 DDR 13 - -
242 2 PS_DDR_CKP_202 DDR 502 - -
243 2 PS_DDR_CKN_202 DDR 502 - -
245 2 PS_DDR_A1_202 DDR 1 - -
246 2 PS_DDR_A0_202 DDR 0 - -
261 2 PS_DDR_DQSP2_203 DDR 2 - -
262 2 PS_DDR_DQSN2_203 DDR 2 - -
265 2 PS_DDR_DQ22_203 DDR 22 - -
274 2 PS_DDR_DQ28_203 DDR 28 - -
276 2 PS_DDR_DQ30_203 DDR 30 - -
298 2 GND - - - -
333 2 GND - - - -
372 2 VCCIO_203 - 502 - -
377 2 VCCIO_203 - 502 - -

IO BANK 0, 1, 2, 3, 4, 9, 10, 11, 12, 17, 18, 23, 25, 29, 31, 502

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
206 3 PS_DDR_DQ0_203 DDR 0 - DR1M90/DR1V90 Byte内第一个D1不建议交换，即SOC侧DQ0必须链接到颗粒的DQ0，否则需要在IP中设置board delay
207 3 PS_DDR_DQ1_203 DDR 1 - -
213 3 PS_DDR_DQ4_203 DDR 4 - -
218 3 PS_DDR_DQ9_203 DDR 9 - -
219 3 PS_DDR_DQ10_203 DDR 10 - -
220 3 PS_DDR_DQ11_203 DDR 11 - -
224 3 PS_DDR_DQ12_203 DDR 12 - -
239 3 PS_DDR_A3_202 DDR 3 - -
244 3 PS_DDR_A2_202 DDR 2 - -
252 3 PS_DDR_CKE_202 DDR 502 - -
257 3 PS_DDR_DQ17_203 DDR 17 - -
258 3 PS_DDR_DQ18_203 DDR 18 - -
266 3 PS_DDR_DQ23_203 DDR 23 - -
268 3 PS_DDR_DQ25_203 DDR 25 - -
275 3 PS_DDR_DQ29_203 DDR 29 - -
277 3 PS_DDR_DQ31_203 DDR 31 - -
288 3 GND - - - -
326 3 GND - - - -
371 3 VCCIO_203 - 502 - DR1M90/DR1V90支持 : DDR3 1.5/1.35V, DDR4 : 1.2V
7020支持 : DDR3 1.5/1.35v            
376 3 VCCIO_203 - 502 - -

IO BANK 1, 3, 4, 6, 7, 9, 11, 12, 13, 14, 20, 21, 27, 502

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
205 4 PS_DDR_RSTN_202 DDR 502 - -
209 4 PS_DDR_DQ3_203 DDR 3 - -
228 4 PS_DDR_ACT_A14_202 DDR 14 - -
229 4 PS_DDR_A13_202 DDR 13 - -
230 4 PS_DDR_A12_202 DDR 12 - -
231 4 PS_DDR_A11_202 DDR 11 - -
233 4 PS_DDR_A9_202 DDR 9 - -
235 4 PS_DDR_A7_202 DDR 7 - -
236 4 PS_DDR_A6_202 DDR 6 - -
238 4 PS_DDR_A4_202 DDR 4 - -
248 4 PS_DDR_BA1_202 DDR 1 - -
255 4 PS_DDR_A16_RASN_202 DDR 502 - -
263 4 PS_DDR_DQ20_203 DDR 20 - -
264 4 PS_DDR_DQ21_203 DDR 21 - -
270 4 PS_DDR_DQ27_203 DDR 27 - -
273 4 PS_DDR_DQSN3_203 DDR 3 - -
282 4 GND - - - -
313 4 GND - - - -
375 4 VCCIO_203 - 502 - -
380 4 VCCIO_203 - 502 - -

IO BANK 0, 2, 3, 5, 6, 8, 9, 10, 14, 19, 502

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
22 5 IO_L0_11 HRE 6 - -
29 5 IO_L4P_11 HRE 19 - -
30 5 IO_L4N_11 HRE 19 - -
154 5 PS_IO6_200 PSIO 6 - -
156 5 PS_IO8_200 PSIO 8 - -
157 5 PS_IO9_200 PSIO 9 - -
162 5 PS_IO14_200 PSIO 14 - -
232 5 PS_DDR_A10_202 DDR 10 - -
240 5 PS_DDR_BG1_VRP2_202 DDR 502 - DR1M90/DR1V90采用240欧姆 to GND or float，7020采用 80欧姆 to VCCIO
241 5 PS_DDR_VRP3_203 DDR 502 - DR1M90/DR1V90采用240欧姆 to GND or float，7020采用 80欧姆 to GND
247 5 PS_DDR_BG0_BA2_202 DDR 2 - -
249 5 PS_DDR_BA0_202 DDR 0 - -
250 5 PS_DDR_ODT_202 DDR 502 - -
253 5 PS_DDR_A14_WEN_202 DDR 502 - -
254 5 PS_DDR_A15_CASN_202 DDR 502 - -
272 5 PS_DDR_DQSP3_203 DDR 3 - -
301 5 GND - - - -
335 5 GND - - - -
373 5 VCCIO_203 - 502 - -
378 5 VCCIO_203 - 502 - -

IO BANK 0, 1, 2, 3, 5, 6, 11, 13, 22

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
13 6 NC CONFIG 3 - DR1M90/DR1V90的reserved测试引脚,NC。
14 6 NC CONFIG 2 - DR1M90/DR1V90的reserved测试引脚,NC。
16 6 TDI_0 CONFIG 0 - -
17 6 TDO_0 CONFIG 0 - -
18 6 NC CONFIG 1 - -
19 6 RSV_NC CONFIG 0 - DR1M90/DR1V90 RSV_NC(CCLK)引脚为内测引脚，通过4.7K电阻下拉到地或者上拉到电源。若DR1M90/DR1V90 该引脚直接接电源（必须配置引脚为pull up或者none）。7020的该CFGBVS_0引脚为电源标识引脚，上拉电源或者下拉到GND。
20 6 PROGRAMN_0 CONFIG 0 - 配置复位，DR1M90/DR1V90和7020都需要通过一个外部小于等于4.7K的电阻上拉到VCCIO_0
21 6 TMS_0 CONFIG 0 - -
23 6 IO_L1P_11 HRE 22 - -
24 6 IO_L1N_11 HRE 22 - -
42 6 IO_L10N_11,GCLKIOC1 HRE 13 - -
148 6 PS_IO0_200 PSIO 0 - -
151 6 PS_IO3_200 PSIO 3 - -
153 6 PS_IO5_200 PSIO 5 - -
159 6 PS_IO11_200 PSIO 11 - -
329 6 GND - - - -
352 6 VCCIO_0 - 0 - DR1M90/DR1V90要求配置和HRE IO BANK供电电压（1.5V/1.8V/2.5V/3.3V）范围是1.425V-3.465V，7020支持bank电压（1.2V/1.35V/1.8V/2.5V/3.3V）范围1.14V-3.465V
393 6 VCCIO_200 - 0 - DR1M90/DR1V90 VCCO支持1.8V 2.5V 3.3V；
7020支持电压1.8V 2.5V 3.3V            
399 6 PS_DDR_VREF0_202 - 0 - DR1M90/DR1V90 PS_DDR_VREF0为 1/2 VCCIO or Internal，
7020 PS_DDR_VREF电压为 1/2 VCCIO or Internal            
400 6 PS_DDR_VREF1_203 - 1 - -

IO BANK 0, 1, 4, 7, 11, 13, 500, VCCPINT

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
41 7 IO_L10P_11,GCLKIOT1 HRE 13 - -
45 7 IO_L12P_11,GCLKIOT3 HRE 11 - -
46 7 IO_L12N_11,GCLKIOC3 HRE 11 - -
147 7 PS_CLK_200 PSIO 500 - -
149 7 PS_IO1_200 PSIO 1 - -
152 7 PS_IO4_200 PSIO 4 - -
202 7 PS_PORN_200 PSIO 500 - -
289 7 GND - - - -
293 7 GND - - - -
302 7 GND - - - -
310 7 GND - - - -
318 7 GND - - - -
327 7 GND - - - -
355 7 VCCIO_11 - 13 - -
387 7 VCCINT - VCCPINT - DR1M90/DR1V90 PL与PS VCCINT为同一电源网络，同时供电为0.95V（0.93V-0.98V)；7020 PL VCCINT供电为1.0V(0.95V-1.05V)
388 7 VCCINT - VCCPINT - -
389 7 VCCINT - VCCPINT - -
390 7 VCCINT - VCCPINT - -
392 7 VCCINT - VCCPINT - -
394 7 VCCIO_200 - 0 - -

IO BANK 2, 7, 8, 13, 14, 15, 17, VCCPAUX , VCCPINT , VCCPLL

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
34 8 IO_L6N_11 HRE 17 - -
37 8 IO_L8P_11 HRE 15 - -
38 8 IO_L8N_11 HRE 15 - -
40 8 IO_L9N_11,GCLKIOC0 HRE 14 - -
150 8 PS_IO2_200 PSIO 2 - DR1M90/DR1V90 PS_IO[2:8] 下拉电阻小于4.7K，上拉电阻20K欧姆。7020 MIO[2:8] 20k欧姆上下拉
155 8 PS_IO7_200 PSIO 7 - -
161 8 PS_IO13_200 PSIO 13 - -
163 8 PS_IO15_200 PSIO 15 - -
278 8 GND - - - -
299 8 GND - - - -
306 8 GND - - - -
314 8 GND - - - -
323 8 GND - - - -
353 8 VCCIO_11 - 13 - -
381 8 VCCPLL_PS - VCCPLL - DR1M90/DR1V90和7020的VCCPLL供电为1.8V（1.71V-1.89V)
383 8 VCCAUX - VCCPAUX - -
384 8 VCCAUX - VCCPAUX - -
385 8 VCCAUX - VCCPAUX - -
386 8 VCCAUX - VCCPAUX - -
391 8 VCCINT - VCCPINT - -

IO BANK 0, 9, 10, 12, 14, 16, 17, 43, 51, VCCAUX , VCCPAUX

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
2 9 NC CONFIG 0 - DR1M90/DR1V90无温度传感器引脚,该引脚在DR1M90/DR1V90封装上是NC，外部任意连接均无影响；7020的这引脚需要按照使用ADC的相关要求连接。
4 9 VCCADC_0 CONFIG 0 - DR1M90/DR1V90该引脚不能接GND.必须连接VCCAUX即使ADC没有使用。保持与7020的ADC VCCADC_0一致（磁阻隔离）
5 9 VREFP_0 CONFIG 0 - DR1M90/DR1V90 外部1.25V参考，如果外部没有参考电源，该引脚必须连接到GNDADC, 保持与7020的一致。
8 9 TCK_0 CONFIG 0 - -
11 9 VP_0 CONFIG 0 - 如果没有使用，DR1M90/DR1V90该引脚连接到GND与7020保持一致
33 9 IO_L6P_11 HRE 17 - -
36 9 IO_L7N_11 HRE 16 - -
39 9 IO_L9P_11,GCLKIOT0 HRE 14 - DR1M90/DR1V90的全局输入时钟引脚，当为差分时钟输入时分别接P(T)端和N(C)端，当为单端时钟输入时只能接P(T)端。7020的单区域输入时钟引脚，当为差分时钟输入时分别接P端和N端，当为单端时钟输入时只能接P端。
43 9 IO_L11P_11,GCLKIOT2 HRE 12 - -
158 9 PS_IO10_200 PSIO 10 - -
160 9 PS_IO12_200 PSIO 12 - -
191 9 PS_IO43_201 PSIO 43 - -
199 9 PS_IO51_201 PSIO 51 - -
294 9 GND - - - -
303 9 GND - - - -
319 9 GND - - - -
331 9 GND - - - -
348 9 VCCAUX - VCCAUX - -
350 9 VCCAUX - VCCAUX - -
382 9 VCCAUX - VCCPAUX - DR1M90/DR1V90 PS与PL VCCAUX为同一电源网络，同时供电为1.8V（1.71V-1.89V)，7020的PS VCCAUX供电为1.8V（1.71V-1.89V)，

IO BANK 0, 1, 10, 12, 13, 16, 19, 21, 37, 52, 501, RSVDGND , VCCAUX , VCCBRAM

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
3 10 GNDADC_0 CONFIG 0 - DR1M90/DR1V90该引脚必须接地即使ADC没有使用。保持与7020的ADC一致（磁阻隔离）。
6 10 VN_0 CONFIG 0 - 如果没有使用，DR1M90/DR1V90该引脚连接到GND与7020保持一致
9 10 NC CONFIG 0 - DR1M90/DR1V90无温度传感器引脚,该引脚在DR1M90/DR1V90封装上是NC，外部任意连接均无影响；7020的这引脚需要按照使用ADC的相关要求连接。
10 10 VREFN_0 CONFIG 0 - 如果外部的参考没有供电，该引脚必须连接到GND
12 10 RSV_R2GND CONFIG RSVDGND - DR1M90/DR1V90的reserve引脚为模式选择引脚，芯片内部有默认弱下拉到GND,M2=0,PS boot。建议下拉电阻到GND,支持直接接地, 7020的该RSVDGND引脚标注为NC。
15 10 INITN_0 CONFIG 0 - DR1M90/DR1V90和7020的该引脚都需要上拉，推荐使用小于等于4.7K电阻。
26 10 IO_L2N_11 HRE 21 - -
35 10 IO_L7P_11 HRE 16 - -
44 10 IO_L11N_11,GCLKIOC2 HRE 12 - -
95 10 IO_R24N_32 HRE 1 - -
167 10 PS_IO19_201 PSIO 19 - -
185 10 PS_IO37_201 PSIO 37 - -
200 10 PS_IO52_201 PSIO 52 - -
203 10 PS_SRSTN_201 PSIO 501 - -
286 10 GND - - - -
290 10 GND - - - -
315 10 GND - - - -
349 10 VCCAUX - VCCAUX - -
356 10 VCCIO_11 - 13 - -
370 10 VCCINT - VCCBRAM - -

IO BANK 0, 1, 11, 13, 18, 21, 23, 36, 53, 501, VCCAUX , VCCBRAM

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
1 11 DONE_0 CONFIG 0 - -
7 11 NC CONFIG 0 - DR1M90/DR1V90无电池引脚,该引脚在DR1M90/DR1V90封装上是NC，外部任意连接均无影响；7020的这引脚需要按照使用电池的相关要求连接。
25 11 IO_L2P_11 HRE 21 - -
31 11 IO_L5P_11 HRE 18 - -
32 11 IO_L5N_11 HRE 18 - -
94 11 IO_R24P_32 HRE 1 - -
171 11 PS_IO23_201 PSIO 23 - -
184 11 PS_IO36_201 PSIO 36 - -
201 11 PS_IO53_201 PSIO 53 - -
204 11 RSV_R2GND PSIO 501 - DR1M90/DR1V90的内测引脚, 内部default为弱下拉到GND。必须外部通过下拉4.7k电阻下拉到GND处理.
281 11 GND - - - -
284 11 GND - - - -
295 11 GND - - - -
311 11 GND - - - -
320 11 GND - - - -
346 11 VCCAUX - VCCAUX - DR1M90/DR1V90 PS与PL VCCAUX为同一电源网络，同时供电为1.8V（1.71V-1.89V)，7020的PS VCCAUX供电为1.8V（1.71V-1.89V)，
347 11 VCCAUX - VCCAUX - -
351 11 VCCAUX - VCCAUX - -
354 11 VCCIO_11 - 13 - -
369 11 VCCINT - VCCBRAM - DR1M90/DR1V90无VCCBRAM引脚，在封装上与VCCINT相连，供电为0.95V（0.93V-0.98V)；7020 VCCINT/VCCBRAM供电为1.0V(0.95V-1.05V)

IO BANK 1, 2, 4, 12, 20, 34, 35, 42, 48, 49

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
27 12 IO_L3P_11 HRE 20 - -
88 12 IO_R21P_32 HRE 4 - -
92 12 IO_R23P_32 HRE 2 - -
93 12 IO_R23N_32 HRE 2 - -
182 12 PS_IO34_201 PSIO 34 - -
183 12 PS_IO35_201 PSIO 35 - -
190 12 PS_IO42_201 PSIO 42 - -
196 12 PS_IO48_201 PSIO 48 - -
197 12 PS_IO49_201 PSIO 49 - -
291 12 GND - - - -
300 12 GND - - - -
307 12 GND - - - -
316 12 GND - - - -
324 12 GND - - - -
334 12 GND - - - -
338 12 VCCINT - - - -
340 12 VCCINT - - - -
342 12 VCCINT - - - -
344 12 VCCINT - - - -
397 12 VCCIO_201 - 1 - -

IO BANK 1, 3, 4, 13, 20, 27, 29, 38, 44, 50

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
28 13 IO_L3N_11 HRE 20 - -
89 13 IO_R21N_32 HRE 4 - -
90 13 IO_R22P_32,HSWAPEN HRE 3 - -
91 13 IO_R22N_32 HRE 3 - -
175 13 PS_IO27_201 PSIO 27 - -
177 13 PS_IO29_201 PSIO 29 - -
186 13 PS_IO38_201 PSIO 38 - -
192 13 PS_IO44_201 PSIO 44 - -
198 13 PS_IO50_201 PSIO 50 - -
296 13 GND - - - -
304 13 GND - - - -
312 13 GND - - - -
321 13 GND - - - -
328 13 GND - - - -
337 13 VCCINT - - - DR1M90/DR1V90 PL与PS VCCINT为同一电源网络，同时供电为0.95V（0.93V-0.98V)；7020 PL VCCINT供电为1.0V(0.95V-1.05V)
339 13 VCCINT - - - -
341 13 VCCINT - - - -
343 13 VCCINT - - - -
345 13 VCCINT - - - -
395 13 VCCIO_201 - 1 - -

IO BANK 0, 5, 6, 8, 11, 14, 17, 20, 21, 22, 23, 32, 34, 35, 40, 47

| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 74 | 14 | IO_R14P_32,GCLKIOT3 | HRE | 11 | - | - | | 80 | 14 | IO_R17P_32 | HRE | 8 | - | - | | 81 | 14 | IO_R17N_32 | HRE | 8 | - | - | | 84 | 14 | IO_R19P_32 | HRE | 6 | - | - | | 85 | 14 | IO_R19N_32 | HRE | 6 | - | - | | 86 | 14 | IO_R20P_32 | HRE | 5 | - | - | | 100 | 14 | IO_R2P_33 | HRE | 23 | - | - | | 102 | 14 | IO_R3P_33,ADC7P | HRE | 22 | AD7P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 106 | 14 | IO_R5P_33,ADC6P | HRE | 20 | AD6P | - | | 107 | 14 | IO_R5N_33,ADC6N | HRE | 20 | AD6N | - | | 146 | 14 | IO_R25_33 | HRE | 0 | - | - | | 165 | 14 | PS_IO17_201 | PSIO | 17 | - | - | | 169 | 14 | PS_IO21_201 | PSIO | 21 | - | - | | 180 | 14 | PS_IO32_201 | PSIO | 32 | - | - | | 188 | 14 | PS_IO40_201 | PSIO | 40 | - | - | | 195 | 14 | PS_IO47_201 | PSIO | 47 | - | - | | 283 | 14 | GND | - | - | - | - | | 317 | 14 | GND | - | - | - | - | | 360 | 14 | VCCIO_32 | - | 34 | - | - | | 365 | 14 | VCCIO_33 | - | 35 | - | - |

IO BANK 1, 5, 10, 11, 15, 19, 21, 22, 23, 24, 25, 26, 30, 33, 34, 45

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
48 15 IO_R1P_32 HRE 24 - -
75 15 IO_R14N_32,GCLKIOC3 HRE 11 - -
76 15 IO_R15P_32 HRE 10 - -
77 15 IO_R15N_32 HRE 10 - -
87 15 IO_R20N_32 HRE 5 - -
97 15 IO_R0_33 HRE 25 - -
101 15 IO_R2N_33 HRE 23 - -
103 15 IO_R3N_33,ADC7N HRE 22 AD7N -
104 15 IO_R4P_33,ADC14P HRE 21 DQS,AD14P -
108 15 IO_R6P_33 HRE 19 - -
109 15 IO_R6N_33 HRE 19 VREF -
173 15 PS_IO25_201 PSIO 25 - -
174 15 PS_IO26_201 PSIO 26 - -
178 15 PS_IO30_201 PSIO 30 - -
181 15 PS_IO33_201 PSIO 33 - -
193 15 PS_IO45_201 PSIO 45 - -
305 15 GND - - - -
336 15 GND - - - -
358 15 VCCIO_32 - 34 - -
398 15 VCCIO_201 - 1 - -

IO BANK 1, 6, 7, 9, 11, 13, 16, 18, 19, 21, 24, 28, 31, 35, 46

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
49 16 IO_R1N_32 HRE 24 - -
58 16 IO_R6P_32 HRE 19 - -
60 16 IO_R7P_32 HRE 18 - -
61 16 IO_R7N_32 HRE 18 - -
78 16 IO_R16P_32 HRE 9 - -
82 16 IO_R18P_32 HRE 7 - -
98 16 IO_R1P_33,ADC15P HRE 24 AD15P DR1M90/DR1V90和7020的IO与ADC的复用引脚。
99 16 IO_R1N_33,ADC15N HRE 24 AD15N -
105 16 IO_R4N_33,ADC14N HRE 21 DQS,AD14N -
120 16 IO_R12P_33,GCLKIOT1 HRE 13 - -
124 16 IO_R14P_33,GCLKIOT3 HRE 11 - -
134 16 IO_R19P_33 HRE 6 - -
172 16 PS_IO24_201 PSIO 24 - -
176 16 PS_IO28_201 PSIO 28 - -
179 16 PS_IO31_201 PSIO 31 - -
194 16 PS_IO46_201 PSIO 46 - -
292 16 GND - - - -
330 16 GND - - - -
368 16 VCCIO_33 - 35 - -
396 16 VCCIO_201 - 1 - -

IO BANK 3, 6, 7, 8, 9, 11, 12, 13, 16, 17, 19, 20, 21, 22, 23, 34, 35, 41

| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 50 | 17 | IO_R2P_32 | HRE | 23 | - | - | | 54 | 17 | IO_R4P_32 | HRE | 21 | - | - | | 56 | 17 | IO_R5P_32 | HRE | 20 | - | - | | 59 | 17 | IO_R6N_32 | HRE | 19 | - | - | | 79 | 17 | IO_R16N_32 | HRE | 9 | - | - | | 83 | 17 | IO_R18N_32 | HRE | 7 | - | - | | 114 | 17 | IO_R9P_33 | HRE | 16 | - | - | | 121 | 17 | IO_R12N_33,GCLKIOC1 | HRE | 13 | - | - | | 122 | 17 | IO_R13P_33,GCLKIOT2 | HRE | 12 | - | - | | 125 | 17 | IO_R14N_33,GCLKIOC3 | HRE | 11 | - | - | | 130 | 17 | IO_R17P_33,ADC10P | HRE | 8 | AD10P | - | | 135 | 17 | IO_R19N_33 | HRE | 6 | VREF | - | | 140 | 17 | IO_R22P_33,ADC1P | HRE | 3 | DQS,AD1P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 168 | 17 | PS_IO20_201 | PSIO | 20 | - | - | | 170 | 17 | PS_IO22_201 | PSIO | 22 | - | - | | 189 | 17 | PS_IO41_201 | PSIO | 41 | - | - | | 285 | 17 | GND | - | - | - | - | | 322 | 17 | GND | - | - | - | - | | 361 | 17 | VCCIO_32 | - | 34 | - | - | | 366 | 17 | VCCIO_33 | - | 35 | - | - |

IO BANK 3, 5, 8, 12, 13, 14, 16, 17, 18, 20, 21, 22, 23, 34, 35, 39

| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 51 | 18 | IO_R2N_32 | HRE | 23 | - | - | | 52 | 18 | IO_R3P_32 | HRE | 22 | - | - | | 55 | 18 | IO_R4N_32 | HRE | 21 | - | - | | 57 | 18 | IO_R5N_32 | HRE | 20 | - | - | | 62 | 18 | IO_R8P_32 | HRE | 17 | - | - | | 70 | 18 | IO_R12P_32,GCLKIOT1 | HRE | 13 | - | - | | 72 | 18 | IO_R13P_32,GCLKIOT2 | HRE | 12 | - | - | | 115 | 18 | IO_R9N_33 | HRE | 16 | - | - | | 118 | 18 | IO_R11P_33,GCLKIOT0,ADC4P | HRE | 14 | AD4P | - | | 119 | 18 | IO_R11N_33,GCLKIOC0.ADC4N | HRE | 14 | AD4N | - | | 123 | 18 | IO_R13N_33,GCLKIOC2 | HRE | 12 | - | - | | 131 | 18 | IO_R17N_33,ADC10N | HRE | 8 | AD10N | - | | 136 | 18 | IO_R20P_33,ADC9P | HRE | 5 | AD9P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 141 | 18 | IO_R22N_33,ADC1N | HRE | 3 | DQS,AD1N | - | | 166 | 18 | PS_IO18_201 | PSIO | 18 | - | - | | 187 | 18 | PS_IO39_201 | PSIO | 39 | - | - | | 279 | 18 | GND | - | - | - | - | | 308 | 18 | GND | - | - | - | - | | 359 | 18 | VCCIO_32 | - | 34 | - | - | | 364 | 18 | VCCIO_33 | - | 35 | - | - |

IO BANK 0, 2, 4, 5, 7, 9, 10, 12, 13, 15, 16, 17, 18, 19, 22, 25, 34, 35

| DR1M90/DR1V90 | | | DR1M90/DR1V90 与 对标器件 引脚差异对照表
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准) | | | | | 引脚编号 | IO BANK | 引脚说明 | 引脚编号 | IO BANK | 引脚说明 | 差异备注 | |———-|———|———-|———-|———|———-|———-| | 47 | 19 | IO_R0_32 | HRE | 25 | - | - | | 53 | 19 | IO_R3N_32 | HRE | 22 | - | - | | 63 | 19 | IO_R8N_32 | HRE | 17 | - | - | | 71 | 19 | IO_R12N_32,GCLKIOC1 | HRE | 13 | - | - | | 73 | 19 | IO_R13N_32,GCLKIOC2 | HRE | 12 | - | - | | 96 | 19 | IO_R25_32 | HRE | 0 | - | - | | 110 | 19 | IO_R7P_33,ADC13P | HRE | 18 | AD13P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 116 | 19 | IO_R10P_33,ADC12P | HRE | 15 | DQS,AD12P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 126 | 19 | IO_R15P_33,ADC11P | HRE | 10 | AD11P | DR1M90/DR1V90 ADC 的共享 IO 复用为普通 IO 时，在 LVCMOS18/25/33 电平模式下，若复用 IO 为 INPUT方向(LVDS 电平模式没有影响 ，复用 IO 为 OUTPUT方向也没有影响)，注意以下几点： a） 单一接口功能单元(比如 QSPI)应用中， ADC 复用 IO 和其它 PL IO 不建议混用； b） 在对 clock duty 敏感的场景下， ADC 复用 IO 的接口频率需低于 30MHz; c） 对于对端芯片驱动 要求使用 fast 配置或 slew rate 大于 3.3V/ns； | | 127 | 19 | IO_R15N_33,ADC11N | HRE | 10 | AD11N | - | | 128 | 19 | IO_R16P_33,ADC3P | HRE | 9 | DQS,AD3P | - | | 132 | 19 | IO_R18P_33,ADC2P | HRE | 7 | AD2P | - | | 137 | 19 | IO_R20N_33,ADC9N | HRE | 5 | AD9N | - | | 138 | 19 | IO_R21P_33 | HRE | 4 | - | - | | 142 | 19 | IO_R23P_33,ADC8P | HRE | 2 | AD8P | - | | 164 | 19 | PS_IO16_201 | PSIO | 16 | - | - | | 297 | 19 | GND | - | - | - | - | | 332 | 19 | GND | - | - | - | - | | 357 | 19 | VCCIO_32 | - | 34 | - | - | | 363 | 19 | VCCIO_33 | - | 35 | - | - |

IO BANK 1, 2, 4, 7, 9, 14, 15, 16, 17, 18, 20, 34, 35

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
64 20 IO_R9P_32 HRE 16 - -
65 20 IO_R9N_32 HRE 16 - -
66 20 IO_R10P_32 HRE 15 - -
67 20 IO_R10N_32 HRE 15 - -
68 20 IO_R11P_32,GCLKIOT0 HRE 14 - DR1M90/DR1V90的全局输入时钟引脚，当为差分时钟输入时分别接P(T)端和N(C)端，当为单端时钟输入时只能接P(T)端。7020的单区域输入时钟引脚，当为差分时钟输入时分别接P端和N端，当为单端时钟输入时只能接P端.
69 20 IO_R11N_32,GCLKIOC0 HRE 14 - -
111 20 IO_R7N_33,ADC13N HRE 18 AD13N -
112 20 IO_R8P_33,ADC5P HRE 17 AD5P -
113 20 IO_R8N_33,ADC5N HRE 17 AD5N -
117 20 IO_R10N_33,ADC12N HRE 15 DQS,AD12N -
129 20 IO_R16N_33,ADC3N HRE 9 DQS,AD3N -
133 20 IO_R18N_33,ADC2N HRE 7 AD2N -
139 20 IO_R21N_33 HRE 4 - -
143 20 IO_R23N_33,ADC8N HRE 2 AD8N -
144 20 IO_R24P_33,ADC0P HRE 1 AD0P -
145 20 IO_R24N_33,ADC0N HRE 1 AD0N -
287 20 GND - - - -
325 20 GND - - - -
362 20 VCCIO_32 - 34 - -
367 20 VCCIO_33 - 35 - -

IO BANK Other

DR1M90/DR1V90     DR1M90/DR1V90 与 对标器件 引脚差异对照表      
(仅列出相关引脚键差异对比，仅供设计参考。本文档不随数据手册同步更新，具体设计请以最新版本数据手册引脚信息章节描述为准)            
引脚编号 IO BANK 引脚说明 引脚编号 IO BANK 引脚说明 差异备注
注： DR1M90/DR1V90的HRE IO不支持连接DDR；对标器件的HR IO支持连接DDR3。 - - - - - -

ADC_IO_statistics

IO BANK 90

引脚编号 IO BANK 引脚说明 Config_Type
jira 90 - -